八层电路板的压合方法及其成品 本发明涉及一种电路板的压合方法及其成品，特别是涉及一种能达到电路板内外层阻抗匹配，以降低高速信号反射及电磁干扰的八层电路板的压合方法及其成品。
如图1所示，这是现有技术八层电路板1的各层排列方式，其中该电路板1由上而下的第一、三、六及八层板分别为信号走线层S1、S2、S3及S4，第二、四及七层板分别为接地层GND，且第五层板为电源层PWR，该第一层板S1及第八层板S4为零件布设层，在该第四层板GND与第五层板PWR中间压合有一厚度为8mil的第一绝缘层2，该第四层板GND与第三层板S2及第五层板PWR与第六层板S3中间分别压合有一厚度为5mil(1mil=0.00254cm)的第二绝缘层3，该第三层板S2与第二层板GND及第六层板S3与第七层板GND中间分别压合有一厚度为8mil的第三绝缘层4，且该第二层板GND与第一层板S1及第七层板与第八层板中间分别压合有一厚度为9.5mil的第四绝缘层5，而且，该第一绝缘层2与第三绝缘层4为一聚酯胶片(prepreg)，该第二绝缘层3与第四绝缘层5为一基材(core)，而以如上所述的各层板间的压合方式会得到该第一层板S1对第二层板GND的阻抗值Rs1=第八层板S4对第七层板GND的阻抗值Rs476.4欧姆(Ω)，该第三层板S2对第二层板GND及第四层板GND的阻抗值Rs2=第六层板S3对第五层板PWR及第七层板GND地阻抗值Rs351欧姆(Ω)。由此我们可以看出，该第一层板S1(外层板)及第八层板S4(外层板)的阻抗值Rs1及Rs4分别与该第三层板S2(内层板)及第六层板S3(内层板)的阻抗值Rs2及Rs3相差了25.4欧姆(Ω)，而此一内外层板阻抗的明显差距会造成阻抗不匹配，以致一高速信号在此一电路板中传输时，当该高速信号从外层，也就是零件布设层(如第一层板S1或第八层板S4)穿层走线至内层(如第三层板S2或第六层板S3)时，会导致该高速信号因行经的内外层板阻抗的不匹配而导致信号反射，造成高速信号的传输质量不良，在这里我们可以算出该高速信号的反射系数为：ρ=Zl-ZoZl+Zo=RS1-Rs2Rs1+Rs2=0.199]]>
而且，因为该高速信号在反射过程中会产生驻波，且持续产生的驻波会加强该高速信号的电磁波辐射，而使其磁通抵消作用变差，造成电磁波干扰。
另外，这种电路板在走高速信号时，其传输线路的阻抗值设计，也就是层板与层板中间的阻抗值，依照英特尔(Intel)设定的规格理论值应在55Ω±10％左右最好，也就是在49.5Ω~60.5Ω附近，但由现有技术的电路板所算出的外层板，也就是该第一层板S1及第八层板S4的阻抗值Rs1(或Rs4)=76.4Ω，已超出此一范围甚多，所以即使其内层板，也就是该第三层板S2及第六层板S3的阻抗值Rs2(或Rs3)=51Ω是在此一范围中，也会因为内外层板的阻抗不匹配而造成高速信号的反射，因此该电路板实不适于走高速信号。
本发明的目的在于提供一种使电路板的内外层板能达到阻抗匹配，从而降低高速信号反射及电磁波干扰的八层电路板的压合方法及其成品。
本发明的目的是这样实现的：
一种八层电路板的压合方法，该电路板由上而下依序设有八层金属层，该第一、三、六及八层为信号走线层，第二、四及七层为接地层，第五层为电源层，其特点是该方法包括下列步骤：
a．首先在该电路板的第四层与第五层中间压合有一第一绝缘层，且该第一绝缘层的厚度在4±2mil范围内；
b．接续a．步骤，在该电路板的第四层与第三层中间及第五层与第六层中间分别压合一第二绝缘层，且该第二绝缘层的厚度在11±4mil范围内；
c．接续b．步骤，在该电路板的第三层与第二层中间及第六层与第七层中间分别压合一第三绝缘层，且该第三绝缘层的厚度在10±3mil范围内；
d．接续c．步骤，在该电路板的第二层与第一层中间及第七层与第八层中间分别压合一第四绝缘层，且该第四绝缘层的厚度在5.5±2mil范围内。
一种用上述方法制造的八层电路板，该电路板的第一、三、六及八层为信号走线层，第二、四及七层为接地层，第五层为电源层，并且该电路板的第四层与第五层中间夹设有一第一绝缘层，该电路板的第四层与第三层中间及第五层与第六层中间分别夹设有一第二绝缘层，该电路板的第三层与第二层中间及第六层与第七层中间分别夹设有一第三绝缘层，该电路板的第二层与第一层中间及第七层与第八层中间分别夹设有一第四绝缘层，其特点是：
所述的第一绝缘层厚度在4±2mil范围内；该第二绝缘层厚度在11±4mil范围内；该第三绝缘层厚度在10±3mil范围内；该第四绝缘层厚度在5.5±2mil范围内。
本发明由于采用了上述的技术方案，使之与现有技术相比具有明显的优点和积极效果。本发明八层电路板的压合方法及其成品由于将第一绝缘层的厚度设置在4±2mil范围内，将第二绝缘层的厚度设置在11±4mil范围内，将第三绝缘层的厚度设置在10±3mil及降第四绝缘层的厚度设置在5.5±2mil范围内，由此，使该电路板的内外层板能达到阻抗匹配，从而降低高速讯号的讯号反射及电磁波干扰的功效。
通过以下对本发明八层电路板的压合方法及其成品的一实施例结合其附图的描述，跨越进一步理解本发明的目的、具体结构特征和优点，其中，附图为：
图1是现有技术八层电路板的各层板间的压合及绝缘层厚度示意图；
图2是依据本发明提出的八层电路板的压合方法及其成品中各层板间的压合及绝缘层厚度示意图；
图3是本发明八层电路板的压合方法及其成品的部分剖面图。
本发明八层电路板的压合方法及其成品对于板厚从1.1mm~2.1mm范围内的八层电路板都可以适用，而以下的实施例，是以一板厚为1.6mm的八层电路板为例。
如图2所示，在本实施例中，其板厚为1.6mm的八层电路板6，该电路板6由上而下排列，顺序是：第一、三、六及八层板为信号走线层S1、S2、S3、S4，第二、四及七层板是为接地层GND，而第五层板为电源层PWR，并且，该电路板6的第一层板S1及第八层板S4为零件布设层，另外，在该第四层板GND与第五层板PWR中间夹设有一第一绝缘层61，在该第四层板GND与第三层板S2及第五层板PWR与第六层板S3中间分别夹设有一第二绝缘层63，在该第三层板S2与第二层板GND及第六层板S3与第七层板GND中间分别夹设有一第三绝缘层65，及在该第二层板GND与第一层板S1及第七层板GND与第八层板S4中间分别夹设有一第四绝缘层67，而且，该第一绝缘层61与第三绝缘层65是一聚酯胶片(prepreg)，该第二绝缘层63与第四绝缘层67是一基材(core)。
一般电路板层板与层板中间的阻抗值，通常是依照英特尔(Intel)设定的规格理论值来设计，而设计以走高速信号为主的电路板，其层板与层板中间的阻抗值规格应设计在55±10％Ω左右，才能符合高速线路的设计要求，并且为了改善上述现有技术八层电路板1的缺点，使电路板6的内外层板间的阻抗能够匹配，可以调整各层板中间的绝缘层61、63、65及67的厚度来改变层板与层板中间的阻抗值，使内外层板的阻抗值相等，以达到各层板间的阻抗匹配，所以提出下列的计算公式：
公式一(求外层阻抗Rs1及Rs4的计算公式)：Rs1or Rs4=87ER+1.41ln{5.98H0.8W+T}]]>
其中，ER=4.5，为介电常数；
请配合参见图3所示，其中：
H，为介电厚度，也就是该第一层板S1与第二层板GND及第七层板GND与第八层板S4中间的第四绝缘层67的厚度；
W=6mil，为走线宽度(实际上W值从2~8mil都可，但以6mil为最佳)；
T=1.4mil，为走线厚度。
公式二(求内层阻抗Rs2及Rs3的计算公式)：Rs2or Rs3=60ERln{4B0.67πW(0.8+TW)}]]>
其中，ER=4.5，为介电常数；
请再配合参见图3所示，其中：
B，为总介电厚度，也就是该第二层板GND(接地层)与第四层板GND(接地层)中间或第五层板PWR(电源层)与第七层板GND(接地层)中间的第二绝缘层63加上第三绝缘层65的厚度；
T=0.7mil，为走线厚度；
W=6mil，为走线宽度(实际上W值从2~8mil都可以，但以6mil为最佳)。
首先，Rs1(或Rs4)及Rs2(或Rs3)的阻抗值必须落在55±10％Ω，就是在49.5Ω~60.5Ω中间才能符合走高速信号的设计要求，所以可先从公式一中，Rs1(或Rs4)分别以49.5Ω及60.5Ω代入，求得H的值是介于一范围中，如5.5mil~6.0mil，如图2所示，我们知道各层板的板厚由上而下分别为1.4mil、0.7mil、0.7mil、0.7mil、0.7mil、0.7mil、0.7mil及1.4mil，由此可求得各层板的总板厚为7mil；且因为电路板的总板厚为1.6mm=64mil，所以可得出2H+2B+D=64mil-7mil=57mil，2B+D=57mil-2H，也就是2B+D是介于46mil~45mil中间，而在公式二中，代入一B值可计算出Rs2(或Rs3)，并比较Rs1(或Rs4)与Rs2(或Rs3)两者数值的差距，及两者是否都落在55±10％Ω(49.5Ω~60.5Ω)附近，并以此比较的结果来分别调整H及B的数值，再分别代入公式一及公式二中计算出另一Rs1(或Rs4)及Rs2(或Rs3)值，再相互比较、调整H及B的厚度大小，就能求出Rs1(或Rs4)与Rs2(或Rs3)两者最接近且都落在55±10％Ω(49.5Ω~60.5Ω)中间的值，当H及B值确定后，就可求得D的值，因此该第一绝缘层61的厚度(即D)、第二绝缘层63(即H2)加第三绝缘层65(即H3)的厚度(即B)及第四绝缘层69的厚度(即H)的最适当厚度因而确定，使得2H+2B+D+(各层板厚度和(7mil))=电路板的板厚=1.6mm。
通过由公式一、二的运算及求解过程，可以找出最佳值为当H=5.5mil，B=22.4mil及D=4mil时，Rs1(或Rs4)60Ω，Rs2(或Rs3)60Ω，都落在55±10％Ω(49.5Ω~60.5Ω)中间，内外层阻抗值差距可达0Ω，完全达到阻抗匹配的目的，因此当高速信号在此电路板6中传输时，当高速信号从外层板，也就是零件布设层(如第一层板S1或第八层板S4)穿层至内层板(如第三层板S2或第六层板S3)时，因内外层板的阻抗完全匹配，所以能有效消除该高速信号的信号反射量(即驻波)，在此可算出其反射系数为：ρ=Zl-ZoZl+Zo=Rs1-Rs2Rs1+Rs2=0]]>
相较于现有技术电路板的反射系数ρ=0.199，已明显地且完全地改善了高速信号的反射，自然消减电磁波干扰，提高了高速信号的传输质量。
另外，在电路板的布局时，虽然信号线的走线穿至不同层，但由于已控制了电路板的压合厚度，使内外层阻抗达到阻抗匹配，不需改变信号线的走线宽度就可达到阻抗控制的效果，提高了布局的时效性。