2.相关技术的描述
半导体存储器件例如动态随机存取存储器(DRAM)包括通过晶体
管存取而存储数据的电容器。深沟槽(DT)电容器属于DRAM技术所用
的电容器类型。深沟槽电容器一般掩埋在半导体衬底内。为使深沟槽
电容器与转移器件(存取晶体管)连接，必须形成掩埋式带状触点。
掩埋式带状触点的形成：对DT氧化物套环开凹槽，形成麻点(divot)
或凹槽部分，接着用掺杂多晶硅填充套环麻点，掺杂多晶硅也用于深
沟槽中形成的存储节点。通过化学汽相淀积(CVD)工艺完成多晶硅淀
积，即所有暴露的表面被多晶硅层所覆盖。在多晶硅淀积之前，一般
采用高温氮化，形成超薄氮化物层。该氮化物层降低了由掩埋式带状
界面产生的缺陷，该缺陷是可变存储时间(VRT)问题的根本原因。
由于多晶硅只在麻点中需要，其它沟槽部件必须再次清洁(即多
晶硅清除)。该工艺称为掩埋式带状多晶硅深蚀刻(BSPE)。目前，通
过化学干蚀刻工艺(CDE)、尤其是通过各向同性反应离子干蚀刻工艺
(RIE)完成该BSPE工艺，清除恒量多晶硅。
该工艺的不利之处在于：
1.该工艺对深沟槽侧壁的硅是非选择性。因此，可能过度蚀刻晶
体硅，导致工艺控制不良。
2.该工艺在现有工艺步骤形成的衬垫氧化物切口中留下多晶硅。
衬垫氧化物一般形成在衬底顶表面上，用于保护后面栅氧化的表面。
通常蚀刻掉与深沟槽相邻的部分衬垫氧化物。当形成多晶硅时，这些
蚀刻部分用多晶硅填充。特别是如果形成垂直器件(即DT侧壁上的存
取晶体管)，该多晶硅引起栅氧化物可靠性问题。
3.RIE工具是单晶片工具(生产率差)。一般用该工具一次只处理
一个晶片。
因此，需要改进掩埋式带状多晶硅深蚀刻的方法。进一步需要掩
埋式带状多晶硅深蚀刻方法，与以前技术相比，该方法提供更高生产
率和更好性能。
发明概述
按照本发明，深蚀刻用于深沟槽电容器的掩埋式带填充材料的方
法包括如下步骤：在衬底形成沟槽，用第一填充材料填充沟槽，相对
于沟槽中形成的介质套环对第一填充材料开预定深度的凹槽。对介质
套环开凹槽，形成套环麻点。在第一填充材料和通过形成沟槽而暴露
的衬底部分之上生长介质层，在介质层上和在套环麻点中淀积第二填
充材料。通过用湿蚀刻剂蚀刻表面而提供氢末端硅表面来制备第二填
充材料的表面，并且湿蚀刻第二填充材料，深蚀刻对介质层和衬底选
择的第二填充材料。蚀刻第二填充材料，形成掩埋式带。
按照本发明，用于半导体制备的对晶体硅选择的多晶硅进行深蚀
刻的方法包括如下步骤：提供在其中形成沟槽的晶体硅衬底，在沟槽
上部形成氧化物套环，在沟槽中淀积多晶硅材料，在氧化物套环的顶
部分之下对多晶硅材料开预定深度的凹槽，对氧化物套环开凹槽，在
每个沟槽中形成麻点，在沟槽中沿衬底的暴露表面生长氮化物层，在
麻点中和多晶硅材料上淀积填充材料以填充沟槽和麻点，用湿蚀刻剂
蚀刻表面以便提供氢末端硅表面来制备填充材料的表面，以及采用氢
氧化铵湿蚀刻填充材料，从而深蚀刻对衬底和氮化物层选择的填充材
料。
在另一方法中，制备表面的步骤包括用氟化氢蚀刻表面以制备表
面的步骤。制备表面的步骤可包括如下步骤：在约25℃的温度下湿蚀
刻表面来制备表面。湿蚀刻步骤可包括采用氢氧化铵来湿蚀刻第二填
充材料的步骤。湿蚀刻步骤也可包括在约25℃-85℃的温度下湿蚀刻第
二填充材料的步骤。湿蚀刻步骤可包括批量生产中湿蚀刻第二填充材
料的步骤。优选第二填充材料包括多晶硅或非晶态硅。介质层可包括
氮化物。氮化物可包括约0.8mm的厚度。湿蚀刻的步骤也可包括对衬
底选择的第二填充材料进行湿蚀刻的步骤，选择率至少40∶1.湿蚀刻
步骤可包括如下步骤：采用氢氧化铵或氢氧化钾，湿蚀刻填充材料约40
秒-800秒。优选填充材料包括多晶硅或非晶态硅。
结合附图，通过如下所述实施例的详细描述，本发明的这些和其
它目的、特征和优点将更加清楚。
优选实施例的详细描述
本发明涉及半导体制备，尤其是涉及掩埋式带状多晶硅深蚀刻
(BSPE)的方法。本发明包括用于较好工艺控制的利用碱液或化学品
(例如NH4OH和/或KOH)的湿BSPE工艺。本发明通过批量处理来替代
单晶片工艺而改善了生产率。本发明进一步使用了湿蚀刻箱替代反应
离子蚀刻工具。
参考附图的具体详述，其中同一标号表示几个图中的类似或同一
元件，图1中，存储器器件100包括在其上形成衬垫叠层101的衬底
102。存储器器件100可包括动态随机存取存储器(DRAM)、同步DRAM、
静态RAM、只读存储器或其它存储器集成电路。优选衬底102是单晶硅
衬底，然而，可采用其它衬底，例如在绝缘体衬底上的硅。衬垫叠层101
可包括用于进一步处理存储器器件100的各种材料层。在优选实施例
中，衬垫叠层101包括氧化物层104(衬垫氧化物)和氮化物层106(衬
垫氮化物)。在衬垫叠层101上淀积硬掩模层(未示出)，并利用本领
域技术人员公知的光刻技术进行构图。例如，在硬掩模层上淀积抗蚀
层，暴光并显影，在将要形成沟槽110的位置处开孔。优选采用各向
异性蚀刻例如反应离子蚀刻(RIE)完成沟槽110的形成。在衬底102
上蚀刻成沟槽110。
在沟槽110的下部形成掩埋板112。可通过离子注入工艺或其它注
入工艺形成掩埋板112。用于形成掩埋板112的掺杂剂离子注入衬底102
足够深或数量足以确保掩埋板112的形成。注入之后掺杂剂利用退火
工艺向外扩散。也可采用其它掩埋板形成工艺。采用的掺杂剂或离子
可以是符合给定设计的类型和数量，足以起电容器电极的作用(注入
之后)。
在沟槽110的上部形成套环116。优选在衬底102中进行硅氧化或
通过采用TEOS的淀积工艺或等效工艺，在衬底102上形成套环116。
也可采用其它工艺，形成套环116。形成套环116，以防止在工作中寄
生漏电流对沟槽电容器放电。可对套环116退火，使氧化物材料致密。
淀积氮化物衬套111，在掩埋板112与存储节点(参见填充材料113)
之间起到电容器介质作用。
用导电填充材料113优选掺杂多晶硅填充沟槽110，形成存储节
点。在沟槽110中对填充材料113开凹槽到套环116之下的位置109。
参考图2，通过对套环116的部分130开凹槽，采用蚀刻工艺，蚀
刻麻点105。该蚀刻可导致衬垫氧化物104在其中蚀刻成凹槽108。采
用高温氮化，形成超薄(约0.8nm)氮化物衬套(或层)132。其它超
薄介质也是合适的。在硅表面上形成氮化物衬套132。氮化工艺可包括
在约550℃-600℃之间应用氨气。该氮化物衬套132降低了由掩埋式带
状界面产生的缺陷，该缺陷是深沟槽电容器中可变存储时间(VRT)问
题的根本原因。有利之处在于，利用本发明采用氮化物衬套132，改善
了如下所详述的工艺。
参考图3，麻点用导电填充材料134优选掺杂多晶硅填充。优选化
学汽相淀积(CVD)工艺淀积填充材料134，用一层填充材料134覆盖
所有的暴露表面。
按照本发明，蚀刻填充材料134，制备表面。制备步骤可采用能从
表面清除原有氧的湿蚀刻、干蚀刻或其它工艺步骤。在优选实施例中，
制备步骤采用稀释氢氟酸(200∶1)湿蚀刻来制备表面以便进一步处
理。制备步骤可包括其它工艺例如HF汽相蚀刻或例如H2烘干。制备步
骤构造了氢末端表面131。通过将HF与Si反应，氢原子保留在表面。
可考虑能提供氢末端硅表面结果的其它制备工艺。如果结合其它工艺
步骤清除原有氧，在一些实施例中可省略制备步骤。填充材料134的
表面用于进一步处理。优选对衬底102的硅选择的湿蚀刻制备步骤。
制备步骤产生了氢末端表面131。通过将HF与Si反应，氢原子保留
在填充材料134的表面。可采用其它酸来制备表面。
优点在于，在约25℃的温度下完成填充材料134的表面制备。优
选进行HF制备工艺约40秒-80秒，然而，根据设计和环境可使用其它
时间。只要提供氢末端硅表面，也可考虑其它制备工艺。在一些实施
例中可省略制备步骤。
参考图4，按照本发明，通过湿蚀刻工艺蚀刻填充材料134。优选
采用湿蚀刻工艺用于掩埋式带状多晶硅深蚀刻。优选湿蚀刻工艺包括
通过优选采用碱液例如NH4OH或KOH水溶液的硅蚀刻。NH4OH或KOH对
衬底102的硅有选择性，提供相对于衬底102至少约40∶1的选择率，
然而，在本发明湿蚀刻工艺期间氮化物衬套132保护衬底免受损害，
按照本发明，优选在约25℃-85℃温度范围下进行蚀刻约40秒-800秒。
这些条件是示意说明，可根据条件或设计的变化而调节。按照本发明，
湿蚀刻工艺激活如下反应：
(1)
(2)
上述反应(1)中的硅(Si)是填充材料134的硅。带走溶液中副
产物(例如Si(OH)++)，从而深蚀刻填充材料134。通过时间量、温
度和蚀刻剂浓度，控制深蚀刻量。这可以在采用具有控制和监控条件
的处理箱的批量生产中仔细监控。优点在于，批量生产包括高生产率，
而没有以往技术的缺点(参见上述)。本发明基本上消除沟槽上部中的
大量硅损失。优点在于，应用氮化物衬套132作为蚀刻停止剂以保护
衬底102的硅。此外，湿蚀刻期间清除凹槽108中对氮化物有选择性
的任何淀积的多晶硅。优点在于，蚀刻向下进行到存储节点113上的
氮化物层132。按照本发明形成掩埋带140。在随后的步骤中可清除氮
化物衬套132或就地留下。按公知技术继续处理。
应理解，HF(用于制备)和NH4OH(用于湿蚀刻)可以以不同结合
或浓度或与其它蚀刻剂或化合物结合来作为蚀刻剂。可采用本发明的
工艺用于垂直和平面器件的深沟槽技术。器件100可包括平面存取晶
体管或垂直存取晶体管或是这二者。上面概述的步骤基本上与用于平
面和垂直存取晶体管的一样。其结构是公知技术。本发明包括至少如
下优点：
1.更好控制。工艺对超薄(0.8nm)氮化物衬套具有高选择性。
因此，不会发生对Si表面过度蚀刻，由于可从衬垫氧化物切口清除任
何多晶硅，在衬垫氧化物切口中不会形成多晶硅。
2.成本降低。对于该湿蚀刻工艺，可使用批量工具(例如箱)，
可同时处理许多晶片。
3.无需特殊工具。BSPE的现有技术所用的RIE工艺只能用通常为
此目的而订购的非常专业的工具来完成。对于本发明，任何种类的湿
蚀刻工具可用于所公开的工艺，导致成本进一步降低。
参考图5，表示箱202，用于同时处理多个晶片204。箱202包括
处理期间固定晶片204的晶片保持器206。箱202包括按照本发明用于
监控湿蚀刻工艺的装置208。例如，箱202包括用于水溶液中蚀刻剂的
温度监控装置和浓度监控装置。
已描述了改进的掩埋式带状多晶硅深蚀刻(BSPE)工艺的优选实
施例(试图说明而非限定)，应注意到，根据上述教导本领域的技术人
员可进行改型和变化。因此，应理解在所附权利要求书所概述的本发
明的范围和精神内可以改变所公开的本发明的特定实施例。已按照专
利法的特定要求详述本发明，专利所要求保护的范围在权利要求书中
列出。