抑制高速线路电磁干扰的抵消电路.pdf

摘要
申请专利号：	CN01103787.3	申请日：	2001.02.14
公开号：	CN1370040A	公开日：	2002.09.18
当前法律状态：	终止	有效性：	无权
法律详情：	未缴年费专利权终止IPC(主分类):H05K 9/00申请日:20010214授权公告日:20060322\|\|\|授权\|\|\|实质审查的生效\|\|\|公开\|\|\|实质审查的生效申请日:2001.2.14
IPC分类号：	H05K9/00; G12B17/02	主分类号：	H05K9/00; G12B17/02
申请人：	神达电脑股份有限公司;
发明人：	郑裕强
地址：	台湾省新竹科学工业园区
优先权：
专利代理机构：	北京市柳沈律师事务所	代理人：	黄敏
PDF下载：	PDF下载

内容摘要

本发明为一种利用信号产生器抑制高速线路电磁干扰的抵消电路,以不影响信号品质的前提下,藉由差动信号达到磁场抵消与电场耦合的目的。该差动信号的作法是利用信号产生器中的一时钟脉冲接脚(pin clock),通过走线经一移相器(phase shifter)移相,再经一微带天线(Microstripantenna)或一带状线天线(Stripline antenna),以发射倒相的电磁波,与原存在的电磁波达到相互抵消的作用。

权利要求书

1.一种利用信号产生器抑制高速线路电磁干扰的抵消电路，其特征在
于该抵消电路包含：
一信号产生器，由该信号产生器的无效的时钟脉冲接脚连接一信号
线；
一移相器，用以将通过该信号线的信号移相的装置；
一差动信号线路，是通过由该移相器移相后的假信号的线路；
一天线，用于发射来自该差动信号线路倒相的电磁波，以产生与原存
在的磁场抵消与电场耦合。
2.如权利要求1所述的利用信号产生器抑制高速线路电磁干扰的抵消电
路，其中该移相器的型式可为直线式延迟线型。
3.如权利要求1所述的利用信号产生器抑制高速线路电磁干扰的抵消电
路，其中该移相器的型式可为曲折式延迟线型。
4.如权利要求1所述的利用信号产生器抑制高速线路电磁干扰的抵消电
路，其中该移相器的型式可为T式接合相位型。
5.如权利要求1所述的利用信号产生器抑制高速线路电磁干扰的抵消电
路，其中该移相器的型式可为串接相位型。
6.如权利要求1所述的利用信号产生器抑制高速线路电磁干扰的抵消电
路，其中该移相器的型式可为串接PIN相位型。
7.如权利要求1所述的利用信号产生器抑制高速线路电磁干扰的抵消电
路，其中该移相器的型式可为分流相位型。
8.如权利要求1所述的利用信号产生器抑制高速线路电磁干扰的抵消电
路，其中该移相器的型式可为分流PIN相位型。
9.如权利要求1所述的利用信号产生器抑制高速线路电磁干扰的抵消电
路，其中该移相器的型式可为铁电性相位型。
10.如权利要求1所述的利用信号产生器抑制高速线路电磁干扰的抵消
电路，其中该天线可以是一微带天线。
11.如权利要求1所述的利用信号产生器抑制高速线路电磁干扰的抵消
电路，其中该天线可以是一带状线天线。

说明书

抑制高速线路电磁干扰的抵消电路

本发明为一种抑制高速线路电磁干扰的抵消电路，特别是一种由信号
产生器达到磁场抵消与电场耦合的抵消电路。

为了提升电子产品的电磁相容性(Electromagnetic Compatibility，
EMC)，在设计电子产品时便需考虑到电源、信号线、类比信号、数位信
号、电气箱、以及操作箱等电路设计。其中，不可缺少的便是滤波电路，
包括：去耦合电容(Decoupling capacitors)、滤波电容(Filter capacitors、)和
旁路电容(Bypass capacitors)等。由于PCB上信号日渐提高(由33MHz提升至
133MHz)，且PCB上的印刷电路线(strip)由于电阻较高，虽仅少许电流亦会
导致压降，较之更甚者，若使用于高频时电感的影响颇大，所具有的电感
在高频电路中不可忽视，一般加在信号上的滤波器(包含电阻电容的RC滤
波器或电感电容的LC滤波器)在可能影响信号品质(如信号的上升时间、传
递延迟及振幅)的考虑下，无法满足高速线路电磁干扰的抵消目的。

基于上述所提的滤波器，会严重影响高速线路信号品质，使用差动信
号(differential Signals)以解决高速线路电磁干扰的抵消目的，实为一可行的
方式。但是，目前高速信号的线路大部份为单端信号(Single-ended
Signal)，无法作到与差动信号产生电磁干扰抵消的目的。

而PCB使用于高速数位电路的处理时，必需处理一些宽度狭窄、上升
下降时间极速的脉冲，及因电源的障害而导致误动作等情况。所以解决高
速线路电磁干扰的抵消电路显得相当重要。

本发明的目的是针对现有技术中存在的电磁干扰问题，提供一种抑制
干扰的抵消电路。

本发明所提供的抑制高速线路电磁干扰的抵消电路，是由信号产生器
中的一无效时钟脉冲接脚(pin clock)，通过一信号线经一移相器(phase
shifter)将信号移相后的假信号(Dummy Signal)经一差动信号线路，再经一
天线，例如微带天线(Microstrip antenna)或一带状线天线(Stripline
antenna)，发射倒相的电磁波，以与原存在的磁场抵消和电场耦合。

有关本发明的详细内容及技术，将结合附图说明如下：

图1为本发明实施例的抑制高速线路电磁干扰的抵消电路示意图；

图2A为本发明实施例所用微带天线的微带线路上的驻波分布示意图；

图2B为本发明实施例所用微带天线的微带线路的端部辐射示意图；

图2C为本发明实施例的电磁场抵消及泄漏场强度示意图；及

图3A-3H为公知移相器的型式图。

就目前PC硬件结构而言，大部份IC的时钟脉冲均由一信号产生器所提
供，通常为一产生无线电频率(100kHz以上)的振荡器，用以产生必要的输
出、频率、调变频率及调变度等信号。而这些时钟脉冲经由PCB的电路图
形(trace)贯穿整个PCB，电流流动的时钟脉冲所造成的磁场、电场充满了
整个PC，进而在远场形成平面波。因此本发明提出一种利用信号产生器抑
制高速线路电磁干扰的抵消电路。

图1为依据本发明所揭露的抑制高速线路电磁干扰的抵消电路示意
图，应用信号产生器10中的一无效的时钟脉冲接脚(pin clock)20，由该时钟
脉冲接脚连接一信号线30，该信号线30，经由一移相器(phase shifter)40移
相后为一假信号(Dummy Signal)，该信号经过一差动信号线路，再经由一
天线50发射倒相的电磁波，该天线可以是微带天线(Microstrip antenna)50或
一带状线天线(Stripline antenna)50，所发射的电磁波与原存在的电磁波达
到相互抵消的作用。

而一般的微带天线(Microstrip antenna)50是将微带线路的前端开路，利
用该部分的天线做为发射之用，而微带线路其相对介电质基板的下方全部
为导体，当基板下方的导体面比该微带线路宽度W大很多时，则此导体具
有和无限扩大的导体相同的效果。此时，若微带线路上有电流流动的话，
则除去下面的导体，取二倍间隔，则有具有反方向电流的微带线路的等效
特性。因此，微带线路若考虑其假想电流的话，亦视为与勒谢尔线(Lecher)
相同的传送线路，亦即平行并排的线路。

为了依据勒谢尔线(Lecher)上的驻波分布来考虑偶极天线，当微带线
路的两端开路时，微带线路上的驻波分布如图2A所示。

而微带天线的谐振长度主要是靠线路的长度来决定，故线路的宽度依
赖谐振的条件非常小，可是，作为天线的动作必须考虑来自此部分的辐
射。而图2B为本发明实施例所利用微带线路的端部辐射示意图，电磁场密
闭在微带线路内虽不错，但是来自天线端部的电场会向外侧扩散下去。亦
即，利用彼此磁流的逆向，使其辐射的电场与原存在的电场达到相互抵消
的作用。

经由一微带天线(Microstrip antenna)50或一带状线天线(Stripline
antenna)50，以发射倒相的电磁波，其中相位差的范围可以依据移相器40电
路的设计，产生从90爸180安煌囊葡喑潭取4瞬顒有盘栐诓粨p及信号
品质的前题下，依据右手安培定律，如图2C所示可达到磁场抵消以及电场
耦合的目的，其中为走线30的电流方向(指入纸面)，⊙为经由信号产生
器其他接脚的电流方向(指出纸面)，所以在近场下，已抵消大部份的电磁
场60，只有少量的泄漏场强度(stray fringing fields)70会散逸到远场成为平
面波，如此一来可大幅降低电磁幅射。

本发明所采用的移相器的型式可以选自图3A-3H中的公知移相器的型
式的任何一种。其中包含图3A的直线式延迟线型(Straight delay line)、图3B
的曲折式延迟线型(Meander-line delay line)、图3C的T式接合相位型(T-
junction phase)、图3D的串接相位型(Series phase)、图3E的串接PIN相位型
(Series PIN diode phase)、图3F的分流相位型(Shunt phase)、图3G的分流PIN
相位型(Shunt PIN diode phase)及图3H的铁电性相位型(Ferroelectric phase)等
型式。

虽然本发明以前述的较佳实施例揭露如上，然其并非用以限定本发
明，任何本领域的技术人员，在不脱离本发明的精神和范围内，当可作些
许的更动与润饰，因此本发明的保护范围应当以权利要求所界定的范围为
准。