CMOS电路的n阱偏压的预设电路及其方法 本发明关于一种互补式金属氧化物半导体电路的n阱偏压的电路及其方法，特别是关于一种在电源开启瞬间预设该互补式金属氧化物半导体电路的n阱偏压的电路及其方法。
图1为一已知的晶体管电路11，包含晶体管13及14所组成的差动对，及晶体管15及16所组成的偏压负载。该晶体管13及14的n阱区域彼此电连接，且由一n阱偏压点VBNW所控制。该n阱偏压点VBNW的电压值小于电源电压，以降低该晶体管13及14的体效应及阈值电压。该晶体管电路11有一个应用上的问题，即在电源开启的瞬间，晶体管13及14的源极端12的电压处于一未知的状态，因此可能导致锁定效应(latch-up effect)而烧毁该晶体管。
图2为另一已知的晶体管电路21。同样地，在电源开启的瞬间，晶体管22及23的漏极端24的电压处于一未知的状态，因此可能导致锁定效应而烧毁该晶体管。
本发明的目的是消除目前在互补式金属氧化物半导体电路的n阱区域由一n阱偏压电路控制的电路结构中，在电源开启瞬间可能导致锁定效应而烧毁该晶体管的缺点。为了达到该目的，本发明提出一种互补式金属氧化物半导体电路的n阱偏压预设电路，在电源开启的瞬间将位于该n阱区域的一n阱偏压点电连接至电源电压，以避免该晶体管电路发生锁定效应。在若干个时钟脉冲后，将该电源电压隔离于该n阱偏压点，且将该n阱偏压点电连接至该n阱偏压电路的输出，以降低该晶体管电路的体效应。
本发明的互补式金属氧化物半导体电路的n阱偏压的预设电路包含一电源开启检测模块、一n阱偏压电路及一切换开关模块。该电源开启检测模块用于检测一晶体管电路的电源是否开启。该n阱偏压电路用于产生一电压值小于电源电压的输出。若该电源开启检测模块检测出该晶体管电路电源的开启，则该切换开启模块电连接该电源电压至该晶体管电路的一n阱偏压点，以避免该晶体管电路发生锁定效应。在若干个时钟脉冲后，该切换开关模块将该电源电压隔离于该n阱偏压点，且将该n阱偏压电路的输出电连接至该n阱偏压点，以降低该晶体管电路的体效应。
本发明的互补式金属氧化物半导体电路的n阱偏压的预设方法包含步骤(a)至(c)。在步骤(a)中，检测电源是否开启。若步骤(a)的答案是否定的，则持续检测。在步骤(b)中，将一电源电压电连接至一晶体管电路的n阱偏压点，以避免该晶体管电路发生锁定效应。在步骤(c)中，在若干个时钟脉冲后将该电源电压隔离于该n阱偏压点，且将一电压值小于该电源电压的输出电压电连接至该n阱偏压点，以降低该晶体管电路的体效应。
本发明将依照附图来说明，其中：
图1为一已知的晶体管电路；
图2为另一已知的晶体管电路；
图3为本发明的互补式金属氧化物半导体电路的n阱偏压预设电路的示意图；
图4为本发明的互补式金属氧化物半导体电路的n阱偏压预设电路的一实施例；
图5为已知的互补式金属氧化物半导体电路的n阱偏压电路的单位元件；
图6为本发明的流程图；及
图7(a)及(b)为本发明的互补式金属氧化物半导体电路的n阱偏压预设电路的输出曲线图。
图3为本发明的互补式金属氧化物半导体电路的n阱偏压预设电路的示意图，包含一n阱偏压电路31、一电源开启检测模块32及一切换开关模块33。该电源开启检测模块32用于检测一晶体管电路的电源是否开启。该n阱偏压电路31是用于产生一电压值小于电源电压的输出。若该电源开启检测模块32检测出该晶体管电路地电源开启，则该切换开关模块33电连接电源电压至该晶体管电路的n阱偏压点，以避免该晶体管电路发生锁定效应。在若干个时钟脉冲后，该切换开关模块33将该电源电压以输出高阻抗的方式隔离于该n阱偏压点，且电连接该n阱偏压电路31的输出至该n阱偏压点，以降低该晶体管电路的体效应。公式(1)为一已知的避免锁定效应的计算公式；若该不等式成立，则锁定效应将可避免。
V
s＜V
N-well+|V
th| (1)
其中V
s为晶体管的源极电压，V
N-well为n阱区域的电压，且|V
th|为阈值电压的绝对值。
图4是本发明的互补式金属氧化物半导体电路的n阱偏压预设电路的一实施例。该n阱偏压点VBNW共有两个多工的输入信号，分别是电源电压V
s及该n阱偏压电路31的输出VBW。，首先，若该电源开启检测模块32检测出该晶体管电路的电源开启，则将该使能(enable)信号线设为逻辑1，使一开关41导通且一电压缓冲器(可被禁止的电压跟随器)42失效(disable)。此时，该n阱偏压点VBNW由该电源电压所控制，因此可以避免该电源开启瞬间可能导致的锁定效应。经过几个时钟脉冲后，该enable信号线设为逻辑0，使该开关41处于断路状态，而该电压缓冲器42使能(enable)。此时，该n阱偏压点VBNW由该n阱偏压电路31的输出VBW所控制。因为该n阱偏压电路31的输出电压VBW小于电源电压，因此可以降低该晶体管电路的体效应及阈值电压。该n阱偏压点VBNW还连接至一晶片内电容(on-chip capacitor)43或一外部电容44，可作为稳压的用途，例如降低电压切换时的噪声。
图5是已知的互补式金属氧化物半导体电路的n阱偏压电路的单位元件，其由三个晶体管51～53所级联而成。第一晶体管53的栅极电连接至接地端VSS。晶体管51及52作为级联晶体管(在实际应用时，可随需求调整该级联晶体管的个数)，其栅极电连接至偏置电压B1A1及B1A2。该第一晶体管53的源极及n阱区域彼此电连接，且输出偏置电压VBW。该n阱偏压电路31可利用该三个晶体管的结构作为基本元件复制而成，
图6为本发明的流程图。在步骤61，本发明启始。在步骤62，检测一晶体管电路的电源是否开启。若答案是肯定的，则进入步骤63，若答案是否定的，则回到步骤62继续检测。在步骤63，将一电源电压电连接至该晶体管电路的n阱偏压点，在几个时钟脉冲后进入步骤64。在步骤64，该电源电压被从该n阱偏压点隔离，且将一n阱偏压电路的输出VBW电连接至该n阱偏压点。在步骤65，本发明结束。
图7(a)及(b)为本发明的互补式金属氧化物半导体电路的n阱偏压预设电路的输出曲线图，其中图7(a)为图1的晶体管电路11的n阱偏压点VBNW的输出电压曲线，而图7(b)是图1的晶体管电路11的晶体管13及14的源极12的输出电压曲线。在图7(b)中，由于该源极12不断有信号变化，因此在时间区间较大的情形下，其输出曲线类似一带状的黑色条纹。图7(a)和(b)的模拟条件在半导体制作线宽为0.18um、时钟脉冲信号为400MHz、电源电压为1.8伏特的CMOS的n阱环境下进行。由图7(a)可发现，该n阱偏压点VBNW的输出电压曲线始终在1.8伏特至0.91伏持之间。由图7(b)可发现，该源极的输出电压曲线在1.05伏特至0.75伏特之间。若假设阈值电压为0.4伏特，则依据公式(1)的定义，本发明将可避免电源开启瞬间导致的锁定效应，且确保该晶体管电路的可靠性。
本发明的技术内容及技术特点已如上所述，然而本专业技术人员仍可能基于本发明的示例及说明而作种种不背离本发明精神的替换及修改；因此，本发明的保护范围应不限于实施例所说明的内容，而应包括各种不背离本发明的替换及修改，并为以下的权利要求范围所涵盖。