芯片的静电保护装置 本发明涉及一种芯片的保护装置，且特别涉及一种利用导电片的导电特性，消除芯片接脚上所积存的静电，以避免接脚损坏的静电保护装置。
随着科技不断进步，集成电路组件的体积亦不断缩小，集成度也日益提高；因此，体积小、功能强与接脚数多已经成为当今芯片的主要特色。在一般实际应用中，对于芯片接脚的配置常有些弹性；常见的作法，系于所需的功能性接脚外另增设数个闲置接脚，以备不时之需；其中这些功能性接脚可与电源端、接地端或信号端耦接，以具备该项功能。由于芯片体积小且接脚数多，故而接脚彼此间的距离异常狭小，当某一接脚发生放电的情形时，常导致其附近接脚的损坏，其详细情形将于下文中加以叙述。
如上文中所述，一般在芯片接脚的配置中，常会安排数个闲置接脚以备不时之需，并可增加电路布局时的弹性。请参照图1，其表示一种现有芯片接脚的配置图。为简化图标起见，图中仅表示出芯片100的接地接脚110、电源接脚120、功能性接脚130及闲置接脚140；其中接地接脚110适于耦接至接地端，电源接脚120适与电源端耦接，而功能性接脚130则可以是芯片的输入端口(input port)、输出端口(output port)或输入输出端口(I/O port)等，作为信号输入或输出的窗口。如图所示，接地接脚110与芯片100内的连接片(bonding pad)110a耦接、电源接脚120与芯片100内的连接片120a耦接、功能性接脚130则与芯片100内的连接片130a耦接，以维持芯片地正常运作；此外，闲置接脚140并未与芯片100内任何连接片耦接，所以在一般情况下，对芯片100而言，闲置接脚140不具有任何功能，仅作为备用接脚之用。
一般而言，当芯片100工作时，闲置接脚140上会积聚静电，当累积的电荷超过临界值时，即会发生静电放电现象(electrostaticdischarge，ESD)。由于目前芯片的接脚配置情形相当密集，故而当ESD发生于闲置接脚140上时，此静电放电应力(ESD stress)便直接影响其周围的功能性接脚，造成附近接脚损坏。一些研究报告指出，静电放电应力极少低于3.5千伏(KV)，当静电放电应力发生的瞬间，会在闲置接脚140与功能性接脚130间产生大电流(例如1.0至1.7安培)；通常，在功能性接脚130上所接收到的峰值电流(peak current)较闲置接脚140为高，故而此等放电现象对功能性接脚130造成的影响比闲置接脚140还严重。因此，由于闲置接脚140对功能性接脚130的静电放电现象，常导致功能性接脚严重损毁，使芯片100无法正常运作。
因此本发明的目的就是在于提供一种芯片的静电保护装置，可有效消除闲置接脚上所积聚的静电，避免静电放电应力对功能性接脚造成损害，以维持芯片的正常运作。
为达到上述及其它目的，本发明提供一种芯片的静电保护装置，于芯片上设置一导电片，并将闲置接脚与导电片耦接。故而当闲置接脚累积静电时，即可将电荷导引至导电板中，利用导电板与芯片间的等效电容效应，可将电荷排除。当然，导电片更可与接地接脚耦接，用以将电荷导引至接地端；或与电源端耦接，直接将静电吸收。
本发明所提供的芯片静电保护装置，可有效防止静电积聚于闲置接脚处，以避免闲置接脚放电时造成其附近功能性接脚一如输出入端口等的损坏，使芯片得以正常工作。利用导电片将静电排除系本发明的重要技术特征之一。
为使本发明的上述和其它目的、特征和优点能更明显易懂，特举一较佳实施例，并配合附图，作详细说明如下：
图1是一种已知芯片接脚的配置图；
图2A至图2c是依照本发明的一较佳实施例，所提供的一种芯片的静电保护装置示意图。
其中，部件与附图标记分别为：
100 芯片； 110 接地接脚； 110a 连接片；
120 电源接脚； 120a 连接片； 130 功能性接脚；
130a 连接片； 140 闲置接脚；
20 芯片； 200 导电片； 210 接地接脚；
220 电源接脚； 230 功能性接脚；240 闲置接脚。实施例：
请参照图2A至图2C，是依照本发明的一较佳实施例，所提供的一种芯片的静电保护装置示意图。如图2A所示，芯片20的表面设有导电片200，其中导电片200可以是金属材质或是其它可达此类似功能的材料。闲置接脚240系与导电片200电性耦接，当闲置接脚240累积静电时，即可通过此连接关系将电荷由闲置接脚240导入导电片200，并利用导电片200与芯片20间形成的电容效应将静电排除；如此，即可避免静电累积在闲置接脚240上，亦消除了静电放电对功能性接脚230所造成的危害。图2B表示另一相似的装置，导电片200除耦接至闲置接脚240外，亦与接地接脚210耦接，如此，即可将导电片200上的电荷经由接地接脚210导向接地点(未绘出)，直接将电荷排除。此外，此等静电保护装置亦可由图2c加以实现，导电片200除耦接至闲置接脚240外，亦与电源接脚220耦接，由于电源接脚220与导电片200耦接，故而导电片本身即与电源端相连，并具有较高电位。因此，导电片200上的电荷即可被电源所吸收，以避免静电积聚。
需要注意的是，虽本发明的实施例系针对芯片中的闲置接脚实施静电的导引工作，然而并非用以限制本发明的使用时机，熟悉此技术的人员将此等装置应用于其它芯片接脚之上应不脱离本发明的精神。
以上所述仅为本发明的较佳实施例，然而其并非用以限定本发明，任何熟习此技术的人员，在不脱离本发明的精神和范围内，当可作各种改进和更新，因此本发明的保护范围应当以权利要求书限定的保护范围为准，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明专利的权利要求范围。