带复合式储存节结构的电容及其制造方法 【技术领域】
本发明涉及一种带复合式储存节结构的电容及其制造方法，特别是涉及一种包含有钙钛矿结构的导电氧化物与钌(Ru)金属层的复合式储存节结构的电容及其制造方法。背景技术
具有钙钛矿结构的铁电材料如：铁电薄膜PZT(lead zirconatetitanate)和SBT(strontium bismuth tantalate)主要应用在非挥发性随机存取内存(non-volatile RAM)的铁电层的制作上，而高介电材料如：钛酸钡锶(BaSrTiO3，BST)、钛酸锶(SrTiO3)则主要作为DRAM的电容介电层。至于电容储存节的材料，则可采用纯金属如：铂(Pt)、钌(Ru)、铱(Ir)，或是钙钛矿结构的导电氧化物如：钌酸锶(SrRuO3)、钌酸钡(BaRuO3)、钌酸钡锶((Ba，Sr)RuO3)、氧化钌(RuO2)、氧化铱(IrO2)等材料。使用钙钛矿结构的导电氧化物制作电容储存节时，具有下列优点：(1)由于导电氧化物与高介电材料具有相同的结构与相近的晶格常数，所以不但能降低高介电材料的结晶成核的活化能，以降低高介电材料的薄膜制程温度，还能形成区域异质累晶成长(local heter-epitaxial growth)以增加高介电层的结晶特性，进而使高介电层地介电常数增加。(2)由于二者晶格差异小会使其接口应力降低，因此可以减少应力所造成的缺陷。(3)钙钛矿结构的导电氧化物可视为一种氧空穴缺陷吸收槽(vacancies sink)，可有效降低接口氧空隙浓度，进而改善电容介电层的漏电特性。(4)公开文献中亦指出，当电容的上、下电极均使用钙钛矿结构的导电氧化物时，可有效改善电容的介电常数、漏电流特性、可靠度等问题。
其中，SrRuO3材料具有较佳的表面平整度与热稳定性，故使用SrRuO3制作储存节能获得最好的电容特性。但是，SrRuO3属于一种氧化物，需在含氧气氛下进行薄膜沉积制程，且其制程温度需高达500～600℃，因此很容易导致与其接触的栓塞(plug)产生氧化的现象，进而大幅增加其接触电阻。为了解决这个问题，公知技术是在SrRuO3与栓塞之间设置一阻障层。K.Hieda(Toshiba)于1999 IEDM文献中提出使用TiAlN。作为SrRuO3与栓塞之间的阻障层。如图1所示，公知钙钛矿结构的电容形成于一位线10上方，包含有一由钙钛矿结构的导电氧化物所构成的储存电极12、一高介电材料层14以及一由铁电材料所构成的电极板16，其中储存电极12与一多晶硅栓塞18之间埋入一TiAlN阻障层19，而多晶硅栓塞18的底部则是电连接至两栅极8间的一源/漏区6。然而，TiAlN在含氧气氛下的热稳定性不佳，经过600℃的热处理制程后即会产生厚度约数百埃的氧化层，将导致接触电阻升高。而且，这种埋入式的阻障层制造工艺流程相当复杂，会增加许多制造成本。
另外，Kuo-Shung Liu于发表文献中指出，在SrRuO3底部加入一Ru金属层，即形成PLZT(lead lanthanum zirconate titanate)/SrRuO3/Ru/基材的结构，可依藉Ru金属层来降低PLZT与SrRuO3之间的扩散情形，进而改善PLZT的残留极化(remain polarization，Pr)的特性，但并未说明降低扩散的原因。Eun-Sunk Choi于1999 JECS文献中指出，RuO2/Ru/poly-Si结构的热稳定性可维持至800℃，故RuO2/Ru结构适用于制作阻障层。发明内容
本发明的目的是提出一种带复合式储存节结构的电容及其制造方法，其能有效防止与接触的栓塞(plug)产生氧化的现象，进而减小接触电阻，且其制造工艺流程简单，成本较低。
为达到上述目的，本发明提供一种带复合式储存节结构的电容，其形成于一半导体基底的导电栓塞表面上，该电容包括有：一电容介电层，一电极层，特点是，还有一复合式储存节，其包含有一钌(Ru)金属层形成于该导电栓塞的表面上，以及一钙钛矿的导电氧化物层覆盖于该钌(Ru)金属层的表面上；电容介电层覆盖于该复合式储存节的表面上；电极层覆盖于该电容介电层的表面上。
所说的复合式储存节为凹陷式；该复合式储存节为柱脚式；
所说的钙钛矿的导电氧化物层由下列其中一种氧化物所构成：钌酸锶(SrRuO3)、钌酸钡(BaRuO3)、钌酸钡锶((Ba，Sr)RuO3)；所说的电容介电层由下列其中一种材料所构成：PZT、SBT、BST、SrTiO3；所说的电极层由下列其中一种氧化物所构成：钌酸锶(SrRuO3)、钌酸钡(BaRuO3)、钌酸钡锶((Ba，Sr)RuO3)。
所说的导电栓塞由多晶硅所构成；在所说的复合式储存节与导电栓塞之间设有一阻障层；所说的导电栓塞由钌(Ru)金属所构成。
进一步，本发明还提供一种带复合式储存节结构的电容的制造方法，包括下列步骤：
(a)提供一半导体基底，其表面上包含有一第一绝缘层以及若干个嵌埋于该第一绝缘层内的导电栓塞；
(b)在该半导体基底表面上依序形成一第二绝缘层以及一第三绝缘层；
(c)进行微影与蚀刻制程，将部分的该第二绝缘层与该第三绝缘层去除以形成若干个沟槽，使该若干个导电栓塞表面暴露出来；
(d)在该半导体基底表面上依序形成一钌(Ru)金属层以及一钙钛矿的导电氧化物层；
(e)将该第三绝缘层表面上的该钌(Ru)金属层以及该钙钛矿的导电氧化物层去除，而残留于该沟槽内部的该钌(Ru)金属层与该钙钛矿的导电氧化物层则用来作为一凹陷式的复合式储存节；
(f)在该复合式储存节的表面上形成一电容介电层；以及
(g)于该电容介电层表面上形成一电极层。
所说的导电栓塞由多晶硅所构成；该导电栓塞的表面上还包含有一阻障层；该导电栓塞由钌(Ru)金属所构成。
所说的钙钛矿的导电氧化物层由下列其中一种氧化物所构成：钌酸锶(SrRuO3)、钌酸钡(BaRuO3)、钌酸钡锶((Ba，Sr)RuO3)；所说的电容介电层由下列其中一种材料所构成：PZT、SBT、BST、SrTiO3)；所说的电极层由下列其中一种氧化物所构成：钌酸锶(SrRuO3)、钌酸钡(BaRuO3)、钌酸钡锶((Ba，Sr)RuO3)。
本发明还提供另外一种属于同一发明构思的带复合式储存节结构的电容的制造方法，包括下列步骤：
(a)提供一半导体基底，其表面上包含有一第一绝缘层以及若干个嵌埋于该第一绝缘层内的导电栓塞；
(b)在该半导体基底表面上形成一第二绝缘层，该第二绝缘层包含有若干个沟槽，使该若干个导电栓塞的表面裸露出来；
(c)在该导电栓塞的裸露表面上形成一柱脚型的钌(Ru)金属层；
(d)在该柱脚型的钌(Ru)金属层上覆盖一钙钛矿的导电氧化物层，用来作为一柱脚式的复合式储存节；
(e)在该复合式储存节的表面上形成一电容介电层；以及
(f)在该电容介电层表面上形成一电极层。
所说的导电栓塞由多晶硅所构成；在该导电栓塞的表面上还包含有一阻障层；该导电栓塞由钌(Ru)金属所构成。
所说的钙钛矿的导电氧化物层由下列其中一种氧化物所构成：钌酸锶(SrRuO3)、钌酸钡(BaRuO3)、钌酸钡锶((Ba，Sr)RuO3)；所说的电容介电层由下列其中一种材料所构成：PZT、SBT、BST、SrTiO3；所说的电极层由下列其中一种氧化物所构成：钌酸锶(SrRuO3)、钌酸钡(BaRuO3)、钌酸钡锶((Ba，Sr)RuO3)。
本发明的优点是：可以利用Ru金属层来大幅改善导电氧化物的结晶性、改善后续形成的介电层特性、降低导电氧化物的沉积制程温度，而于导电氧化物的沉积制程中形成的RuO2/Ru结构，则可以用来作为后续形成的介电层的阻障层，能有效防止与接触的栓塞(plug)产生氧化的现象，和多晶硅扩散现象，进而减小接触电阻，并可以省略公知埋入式阻障层的制作成本。附图说明
图1为公知使用TiAlN沟成SrRuO3与栓塞之间的阻障层的剖面图。
图2为SrRuO3的结晶性的曲线图。
图3为本发明中栓塞的剖面示意图。
图4-1至图4-5为本发明实施例1的带凹陷式复合储存节结构的电容的制作方法示意图。
图5-1至图5-5为本发明实施例2的带柱脚式复合储存节结构的电容的制作方法示意图。
图6-1与图6-2为本发明实施例3中所示的电容的剖面示意图。
图7-1与图7-2为本发明实施例4中所示的电容的剖面示意图。
图中符号说明
半导体基底～20；第一绝缘层～22；
多晶硅栓塞～24；第二绝缘层～26；
第三绝缘层～28；沟槽～30、30’；
Ru金属层～32； 导电氧化物层～34；
电容介电层～36；电极层～38；
阻障层～40； Ru金属栓塞～42。具体实施方式
在本发明的相关实验结果中显示，在不同种类的基底材料上铺设SrRuO3薄膜，例如：SiO2/Si、Pt/SiO2/Si、Ru/SiO2/Si、RuO2/SiO2/Si等底材，根据图2所显示的SrRuO3的结晶性曲线可知，SrRuO3薄膜在Ru金属层上的结晶性最好，SrRuO3在RuO2层上的结晶性为次佳，而SrRuO3薄膜在Pt金属层与SiO2层上几乎为非结晶态，则表明Ru金属层或RuO2层能增加SrRuO3薄膜的结晶性。另外，由于在Ru金属层上进行SrRuO3薄膜的沉积制程温度较低，而且还发现Ru金属层会在SrRuO3薄膜的沉积制程中产生氧化，进而形成RuO2/Ru结构(其热稳定性可高达800℃)，因此本发明采用在Ru金属层上铺设钙钛矿结构的导电氧化物(SrRuO3、BaRuO3、(Ba，Sr)RuO3薄膜)的方式，以导电氧化物/Ru金属层的结构作为一复合式储存节。如此一来，可以利用Ru金属层来大幅改善导电氧化物的结晶性、改善后续形成的介电层特性、降低导电氧化物的沉积制程温度，而在导电氧化物的沉积制程中形成的RuO2/Ru结构，则可以用来作为后续形成的介电层的阻障层，可以省略习知埋入式阻障层的制作成本。
如上所述，本发明提出两种型式(凹陷式与柱脚式)的带复合式储存节结构的电容及其制作方法，其是在半导体基底的栓塞上进行。如图3所示，其显示本发明中栓塞的剖面示意图。一半导体基底20内包含有制作完成的栅极、源漏极区以及位线等结构。制作栓塞的方法是先在半导体基底20表面上沉积一第一绝缘层22，其由SiO2构成，厚度约200～1000nm。然后利用微影与蚀刻制程，在第一绝缘层22上定义出若干个直径约0.05～0.15μm的接触窗。接着在每一接触窗内填满一多晶硅层，之后，利用化学机械研磨(chemical mechanical polishing，CMP)制造工艺或是反应性离子蚀刻(reactive ion etch，RIE)制造工艺将多晶硅层回蚀刻，直至与第一绝缘层22表面切齐，便制作完成若干个多晶硅栓塞24。
接下来，依据不同型式的复合式储存节结构，详细说明带凹陷型复合式储存节结构的电容与带柱脚型复合式储存节结构的电容的制作方法。
实施例1
图4-1至图4-5，为本发明实施例1的带凹陷型复合式储存节结构的电容的制作方法。如图4-1所示，在半导体基底20表面上依序形成一第二绝缘层26以及一第三绝缘层28，其中第二绝缘层26用来作为蚀刻停止层，可使用氮化硅或是氮氧化硅材料，厚度约为10～100nm；第三绝缘层28则可采用氧化硅材料，厚度约为300～800nm。然后，如图4-2所示，利用微影与蚀刻制程，将预定图案的第三绝缘层28与第二绝缘层26蚀刻去除，直至暴露出多晶硅栓塞24表面，以定义形成若干个沟槽30。其中，每一沟槽30的直径范围可为0.1～0.18μm或是0.2～0.45μm，且沟槽30的内缘斜度约为80～90度。
如图4-3所示，先在半导体基底20表面上沉积一Ru金属层32，厚度约为10～50nm，以覆盖住每一沟槽30的内侧壁与底部，再于Ru金属层32表面上沉积一钙钛矿结构的导电氧化物层34，厚度约为10～50nm。接着，利用平坦化技术(如：CMP制程或RIE制程)将沉积于第三绝缘层28表面的导电氧化物层34与Ru金属层32去除，便得以形成若干个独立的复合式储存节。导电氧化物层34，可采用SrRuO3、BaRuO3、(Ba，Sr)RuO3等材料，以SrRuO3为例，位于沟槽30内壁的SrRuO3/Ru结构，是用来作为本发明的凹陷型复合式储存节，而在沉积制程中形成的RuO2/Ru结构则是用来作为阻障层。
如图4-4所示，在每一个复合式储存节表面上形成一电容介电层36，可为一铁电薄膜(PZT、SBT)或是一高介电薄膜(BST、SrTiO3)，厚度约为10～50nm。然后，如图4-5所示，在电容介电层36表面上形成一电极层38，可采用SrRuO3、BaRuO3、(Ba，Sr)RuO3等材料，厚度约20～100nm，以填满每一沟槽30，便制作完成本发明实施例1的电容结构。
实施例2
图5-1至图5-5，为本发明实施例2的带柱脚型复合储存节结构的电容的制作方法。如图5-1所示，在半导体基底20表面上依序形成一第二绝缘层24，可使用氮化硅或是氮氧化硅材料，厚度约为10～100nm。然后，利用微影与蚀刻制程，将预定图案的第二绝缘层26蚀刻去除，直至暴露出多晶硅栓塞24表面，以定义形成若干个浅的沟槽30’。接着，如图5-2所示，先在半导体基底20表面上沉积一Ru金属层32，厚度约为300～800nm，以覆盖住每一沟槽30’，再利用微影与蚀刻制程将预定图案的Ru金属层32去除，以于每一多晶硅栓塞24顶部形成柱脚式的Ru金属层32。
如图5-3所示，先在半导体基底20表面上沉积一钙钛矿结构的导电氧化物层34，厚度约为10～50nm，可采用SrRuO3、BaRuO3、(Ba，Sr)RuO3等材料。接着，将沉积于第二绝缘层26表面的导电氧化物层34去除，便得以形成若干个独立的复合式储存节。以SrRuO3为例，SrRuO3/Ru结构用来作为本发明的带柱脚型复合式储存节结构的电容，而在沉积制程中形成的RuO2/Ru结构则是用来作为阻障层。如图5-4所示，在半导体基底20表面上沉积一电容介电层36，以覆盖住每一个复合式储存节的表面，厚度约为10～50nm，可为一铁电薄膜(PZT、SBT)或是一高介电薄膜(BST、SrTiO3)。然后，如图5-5所示，在电容介电层36表面上形成一电极层38，厚度约20～100nm，可采用SrRuO3、BaRuO3、(Ba，Sr)RuO3等材料，便制作完成本发明实施例2的电容。
实施例3
为了有效防止复合式储存节与多晶硅栓塞24之间的氧扩散、多晶硅扩散现象，本发明实施例3中在复合式储存节与多晶硅栓24之间设置一阻障层40，其材料可为TiN、TiAlN、TiSiN、TaSiN等阻障材料。如图6-1所示，其为本发明实施例1的凹陷型复合式储存节与多晶硅栓塞24之间设置阻障层40的示意图；如图6-2所示，其为本发明实施例2的柱脚型复合式储存节与多晶硅栓塞24之间设置阻障层40的示意图。
实施例4
为了进一步防止复合式储存节与多晶硅栓塞24之间的氧扩散、多晶硅扩散，本发明实施例4是将多晶硅栓塞24改换成为一Ru金属栓塞42，同时可以确保复合式储存节的Ru金属层32具有足够的厚度。如图7-1所示，其显示于本发明实施例1的凹陷型复合式储存节的底部设置Ru金属栓塞42的示意图；如图7-2所示，其显为本发明实施例2的柱脚型复合式储存节的底部设置Ru金属栓塞42的示意图。
本发明虽以较佳实施例公开如上，但是它并不是用来限定本发明的范围，任何熟习此项技艺者，在不脱离本发明的精神和范围内，应当可做一些更动与润饰，因此本发明的保护范围应当以本专利申请的权利要求书所界定的范围为准。