避免锐角的浅沟道隔离制造方法 【技术领域】
本发明涉及一种浅沟道隔离制造方法，特别涉及一种避免锐角的浅沟道隔离制造方法。背景技术
随着半导体制造技术发展到次微米(submicron)尺寸，浅沟道隔离(STI；shallow trench isolation)已渐渐取代传统半导体器件隔离方法，如局部硅氧化法(LOCOS；local oxidation of silicon)。STI比起LOCOS有许多优点，例如，STI方法可使半导体器件隔离构造有较小的宽度，因而有较高的器件密度。此外，STI可提升表面平坦度，因而可在微影制造时有效控制最小线宽(critical dimension)。
图1a至1c为依据传统方法制造STI构造的制造方法剖面示意图。首先，参考图1a，在一半导体基板100上形成一垫氧化层120和一氮化层130，然后图案化以形成一开口200。
接着，参考图1b，以图案化的氮化层130为罩幕，蚀刻半导体基板100至一既定深度，而形成一沟道210。在图1b中，半导体基板100的垂直侧壁110和上表面的交界处形成一锐角(sharp corner)的沟道顶角(trenchcorner)300。
接着，参考图1c，将绝缘物质(如氧化硅)填入沟道210中，而形成一绝缘层420。然后，进行致密化(如回火)以使绝缘层420的密度提高。然后，除去氮化层130，再进行湿蚀刻以除去垫氧化层120。由于湿蚀刻法是等向性的，也会将绝缘层420的侧壁蚀刻掉一些。而且，因锐角300所产生的应力也会加速绝缘层420的蚀刻速率。结果，绝缘层420会在锐角300附近形成一凹陷460。
当接下来沉积一介电材料(如隧穿氧化层(tunnel oxide layer))时，在锐角300处附近的隧穿氧化层会较薄，因而破坏了隧穿氧化层的完整性。而且，会造成电场反转，于是形成寄生晶体管(parasitic transistor)。当电流流经IC器件时，会有高电场集中在锐角300处，因而造成漏电。
已有许多研究者致力于制造具有圆角(rounded corner)的STI构造，以避免上述的锐角效应(sharp corner effect)。例如，Joyner在美国专利第6,228,747号中使用有机材料或低温无机材料的抛弃式间隙壁(disposablespacer)来避免锐角效应。Chatterjee等人使用LOCOS方法形成鸟嘴(bird’sbeak)构造来避免锐角效应，但制造过程非常繁复(IEEE，1996)。发明内容
本发明的目的为解决上述问题而提供一种避免锐角的浅沟道隔离制造方法，由硅基板地侧壁和上表面所形成的顶角被圆化，在后续制造方法中，当例如隧穿氧化层的介电材料在主动区(active region)上形成时，由于圆化的顶角，可避免顶角薄化效应(corner thinning effect)。隧穿氧化层的厚度均匀，可维持其完整性。因此，电场不会集中在沟道顶角，可避免寄生晶体管和漏电流。
为达成本发明的目的，本发明公开了一种避免锐角的浅沟道隔离制造方法，包括下列步骤：首先，在一半导体基底上依序形成一氮氧化硅(SiON)层与一遮蔽层。定义遮蔽层与氮氧化硅层以形成一开口，露出欲形成浅沟道隔离区的基底区域。接着，在氮氧化硅层和遮蔽层的侧壁上形成一间隙壁(spacer)。以间隙壁和遮蔽层为罩幕，在半导体基底内形成一浅沟道。接着，形成一衬垫氧化层于浅沟道表面，使得衬垫氧化层在接近氮氧化硅层的处形成鸟嘴形状。接着，于沟道中填入一隔离氧化层。最后，去除遮蔽层与氮氧化硅层。
该氮氧化硅层的厚度为150至250。
该遮蔽层为氮化硅层。
该遮蔽层的厚度为1500至2500。
该衬垫氧化层的厚度为400至800。
该衬垫氧化层的形成是使用热氧化法。
该热氧化法是在800℃至1100℃下进行。
该隔离氧化层是以高密度电浆(HDP)沉积法所形成。
在填入隔离氧化层之后，还包括：对该隔离氧化层进行平坦化，直到露出该遮蔽层为止。
该隔离氧化层的平坦化使用化学机械研磨法(CMP)进行。
在氮氧化硅层和遮蔽层的侧壁上形成一间隙壁的步骤包括：
沉积一顺应性(conformal)氧化层覆盖于该半导体基底的全部表面上；
非等向性地(anisotropically)蚀刻该顺应性氧化层以形成该间隙壁。
本发明还公开一种避免锐角的浅沟道隔离制造方法，包括下列步骤：
依序形成一氮氧化硅(SiON)层与一遮蔽层于一半导体基底上；
定义该遮蔽层与该氮氧化硅层以形成一开口，露出欲形成浅沟道隔离区的基底区域；
沉积一顺应性氧化层覆盖于该半导体基底的全部表面上；
非等向性地蚀刻该顺应性氧化层以在氮氧化硅层和遮蔽层的侧壁上形成一氧化物间隙壁；
以该间隙壁和遮蔽层为罩幕，在该半导体基底内形成一浅沟道；
形成一衬垫氧化层于该浅沟道表面，使得该衬垫氧化层在接近该氮氧化硅层的处形成鸟嘴形状；
于该沟道中填入一隔离氧化层；
对该隔离氧化层进行平坦化，直到露出该遮蔽层为止；以及
去除该遮蔽层与该氮氧化硅层。附图说明
图1a至1c为依据传统方法制造STI构造的制造方法剖面示意图；
图2a至2e为依据本发明一较佳实施例制造避免锐角的STI构造的制造方法剖面示意图。
图标说明
100--半导体基板 110--半导体基板 100的垂直侧壁
120--垫氧化层 130--氮化层
200--开口 210--沟道
300--锐角的沟道顶角
420--绝缘层 460--凹陷
10--半导体基板 12--氮氧化硅层(SiON)
13--遮蔽层 16--硅基板10的垂直方向侧壁
18--硅基板10的上表面
20--开口 21--沟道
30--整合氧化层 32--氧化物间隙壁
34--衬垫氧化层 36--鸟嘴构造
50--圆的沟道顶角具体实施方式
图2a至2e为依据本发明一较佳实施例制造避免锐角的浅沟道(STI)构造的制造方法剖面示意图。
请参阅图2a，在一半导体基板10上依序形成一氮氧化硅层(SiON；silicon oxynitride)12和一遮蔽层13。半导体基板例如是一硅基板。SiON层12的形成方法为：例如，使用SiH4，N2O，N2为反应气体，以低压化学气相沉积法(LPCVD；low pressure chemical vapor deposition)或电浆辅助化学气相沉积法(PECVD；plasma-enhanced chemical vapor deposition)而形成，厚度可为150至250之间。遮蔽层13可为氮化硅层，可使用二氯硅烷(SiCl2H2，dichlorosilane)和NH3为反应气体，以LPCVD法而形成，厚度可为1500至2500之间。
接着，在遮蔽层13上形成一图案化光阻层(未显示)，以定义将来欲形成器件的主动区。以图案化光阻为罩幕，非等向性地蚀刻SiON层12和遮蔽层13，而形成一开口20，暴露出欲形成浅沟道隔离区的基板部分，然后除去光阻。
参考图2b，以CVD法沉积顺应性的氧化层(未显示)，如氧化硅层，厚度可为400至500，以覆盖半导体基板10的整个表面。接着，非等向性地蚀刻顺应性氧化层，而在SiON层12和遮蔽层13的侧壁上形成一氧化物间隙壁(spacer)32。接着，使用氧化物间隙壁32和遮蔽层13为罩幕，蚀刻暴露出的半导体基板10，而形成一沟道21。蚀刻步骤可使用干蚀刻，如反应性离子蚀刻法(RIE；reactive ion etching)，沟道21的深度可为约0.1μm至1.5μm。
参考图2c，以热氧化法在沟道21的表面上形成一衬垫氧化层34。例如，将硅基板10置于温度800℃至1100℃的炉管中，并通入氧气。衬垫氧化层34的厚度可为400至800。当硅基板进行热氧化制造方法时，氧化不仅会在暴露的区域上进行，也会在未暴露的区域上进行。因此，氧气会扩散到SiON层12，而像LOCOS制造方法一样，形成鸟嘴构造36。此外，在衬垫氧化层34的热氧化过程中，会遇到两种不同材质，也即SiON层12和氧化物间隙壁32。因此，朝向氧化物间隙壁32的氧化(垂直方向的)会比朝向SiON层12的氧化(侧向的)来得快。因此，鸟嘴构造在垂直方向上是厚的，在侧向上是短的。而且，由于鸟嘴构造，由硅基板10的垂直方向侧壁16和上表面18所形成的顶角(称沟道顶角)50变成圆的。
参考图2d，将一隔离氧化层填入沟道21内。例如，使用氧(O2)和甲硅烷(silane；SiH4)为反应气体，以高密度电浆化学气相沉积法(HDPCVD；high-density plasma chemical vapor deposition)，在半导体基板10的整个表面上沉积一氧化层，而将HDP氧化层填入沟道21内。接着，对HDP氧化层进行平坦化制造方法，如化学机械研磨法，直到暴露出遮蔽层13。在图2d中，氧化物间隙壁32、衬垫氧化层34和填入的隔离氧化层整合为沟道21内的整合氧化层30。接着，除去遮蔽层13和SiON层12。于是，形成图2e所示的构造，有整合氧化层30填于沟道21中，且沟道顶角50是圆的。
综上所述，本发明使用SiON层12作为衬垫层，并在SiON层12和遮蔽层13的侧壁上形成氧化物间隙壁32。因此，当以热氧化法在沟道21表面上形成衬垫氧化层34时，由于朝向氧化物间隙壁32的氧化(垂直方向的)比朝向SiON层12的氧化(侧向的)为快，可形成厚而短的鸟嘴构造。硅基板10的垂直方向侧壁16和上表面18所构成的沟道顶角50变为圆的。因此，当例如隧穿氧化层的介电材料在主动区上形成时，由于圆化的顶角50，可避免顶角薄化效应。隧穿氧化层的厚度均匀，可维持其完整性。因此，电场不会集中在沟道顶角，可避免寄生晶体管和漏电。
虽然本发明已以较佳实施例公开如上，然其并非用以限制本发明，任何本领域的普通技术人员，在不脱离本发明的精神和范围内，当可做等效变化与润饰，因此本发明的保护范围以权利要求为准。