不受电压影响的终端电路 技术领域
本发明涉及一种具有不受电压影响特性的晶体管级的终端电路(transistor-level termination circuit)。
背景技术
在使用集成电路的电子系统中的设计和实施方面，我们会特别注意一种不希望产生的传输线效应。当信号传送到一传输线中时，可能会在该传输线中造成反射，原因可能为驱动电路与传输线之间的阻抗不匹配。若不做调整校正，则反射现象将可能造成信号电压在0与1所对应的电压区之外振荡，造成接收端组件错误解释接收到的信号而导致产生错误的结果。
在先前技术中已经有多种不同地技巧，可应对存在驱动电路与传输线或接收电路与传输线之间的阻抗不匹配问题。而当必须达到压缩尺寸、降低成本、且拥有能利用控制信号以数字方式调整与激活(enable)或关闭(disable)的能力的要求时，最普遍的方法是使用一MOS终端电路。图1a表示一采用PMOSFET晶体管的公知MOS终端电路。图1b表示另一采用NMOSFET晶体管的公知MOS终端电路。
图1a中，假定在一驱动电路100输出一个低信号至一传输线110之前，初始输入一个低信号至一输入节点125，以激活一PMOSFET晶体管120。当该PMOSFET晶体管120激活且该驱动电路100输出低信号时，该PMOSFET120晶体管的漏极与栅极电压为低电压，该PMOSFET晶体管120工作在饱和区中。而当该驱动电路100输出高信号时，该PMOSFET晶体管120的漏极电压被拉高，同时该PMOSFET晶体管120工作在三极区中。因此，在电压拉高的过程中，该PMOSFET晶体管120的输出阻抗值会由高变成低。相反，在电压降低的过程中，该PMOSFET晶体管120的输出阻抗值则由低变成高，即该输出阻抗会受电压影响。同样地，图1b电路的输出阻抗也会受电压影响。
发明内容
鉴于上述，本发明的目的是提供具有不受电压影响特性且在现今MOS制造过程中能够易于实施的MOS终端电路。
而本发明的另一目的则是提供包含一阻抗补偿电路的MOS终端电路。
该终端阻抗电路连接于一连接到驱动电路的传输线，且包含一尺寸为A的晶体管型电阻及一阻抗补偿电路。
该尺寸为A的晶体管型电阻用于接收一第一控制信号，且具有连结至该传输线的一节点。
该阻抗补偿电路包含一对晶体管及一尺寸为B的晶体管。
该对晶体管包含输入第二控制信号的第一节点、及连接于该传输线的第二节点、以及输出第三控制信号的一第三节点。
该尺寸为B的晶体管包含输入该第三控制信号的第一节点以及连接到该传输线的第二节点。
其中，尺寸是指MOSFET的沟道长宽比。
谨慎地选择(A/B)的比例值，当该传输线上发生大幅度电压拉升或拉降时，可获得一基本上固定的输出阻抗。
附图说明
第1a图及第1b图分别表示两个使用PMOSFET晶体管与NMOSFET晶体管的公知MOS终端电路；
第2a图及第2b图分别表示本发明的两个终端电路的具体实施例；
第3a图及第3b图分别表示本发明的另两个终端电路的具体实施例；
第4a图及第4b图分别表示本发明的另两个终端电路的具体实施例；以及
第5a图及第5b图分别表示本发明的另两个终端电路的具体实施例。
附图组件符号说明
传输线 110、250、350、450、550
驱动电路 100、200、300、400、500
PMOSFET晶体管 120、220、320、420、520
NMOSFET晶体管 130、230、330、430、530
尺寸为A的晶体管型电阻210、310、410、510
尺寸为B的晶体管型电阻240、340、440、540
反相器 260、360、460、560
与非门 290、390、490、590
控制信号 265、365、465、565
激活信号 295、395、495、595
电阻 335、535
节点125、135、210A、230A、270、280、285、370、380、385、410A、420A、470、480、485、570、580、585
具体实施方式
以下所述的电路虽是以场效应晶体管(FET)说明，但本发明也将适用于任何形式的电路系统，其包含且不限于双极性结型晶体管(bipolar junctiontransistor)、或场效应晶体管与双极性结型晶体管的组合(combination ofFETS with bipolar junction transistor)、或其它种类的半导体技术。此外，本发明可以任意方式实施，如以分布式组件或以集成电路的形式。另外，下述晶体管的尺寸是指各MOSFET的沟道长宽比。
请参照第2a图，终端电路的第一具体实施例包含一尺寸为A的晶体管型电阻210、具有PMOSFET晶体管220及NMOSFET晶体管230的一CMOS晶体管对、以及一尺寸为B的晶体管240与一反相器260。该CMOS晶体管对与该PMOSFET晶体管240构成该终端电路的阻抗补偿电路。在优选的具体实施例中，晶体管型电阻210是一PMOSFET晶体管，且晶体管240是一PMOSFET晶体管。
该晶体管型电阻210用来接收第一控制信号265，且包含连接到该传输线250的一节点210A。该对晶体管(220，230)包含一控制节点270，以输入第二控制信号、一输入节点230A，以连接到传输线250、以及一输出节点280，以输出第三控制信号。谨慎地选择(A/B)的比例值，当该传输线250上发生大幅度电压拉升或拉降时，可获得一基本上固定的输出阻抗。
假定初始设定节点265为低电压且驱动电路200输出一低信号至传输线250。因此，PMOSFET晶体管210、NMOSFET晶体管230、及PMOSFET晶体管240为激活状态且节点285在低电压电平。由于PMOSFET晶体管210与PMOSFET240的漏极以及NMOSFET晶体管230的源极连接到传输线250，NMOSFET晶体管230工作在三极区，且PMOSFET晶体管240与PMOSFET晶体管210皆工作在饱和区内。通常提供一参考电压(Vss)用作在MOS组件中的一静态电压源，如3或5伏特。
该反相器260接收信号265。节点270由连接该反相器260的输出节点及PMOSFET晶体管220与NMOSFET晶体管230的栅极所组成。当节点270接收到高信号时，PMOSFET晶体管220会关闭且NMOSFET晶体管230会激活。NMOSFET晶体管230与PMOSFET晶体管220的漏极节点280能追踪节点285的电压电平。
由节点285观察，PMOSFET晶体管210与PMOSFET晶体管240表现像是两个并联的输出电阻。因为PMOSFET晶体管210工作在饱和区中，所以PMOSFET晶体管210是高输出阻抗。由于节点280的电压电平能经由NMOSFET晶体管230追踪节点285的电压，PMOSFET晶体管240成为二极管连接形态(diode-connected configuration)，因此PMOSFET晶体管240的输出阻抗相对低。如第2a图所示，该PMOSFET240提供了大部分终端电路的输出阻抗。
接下来，我们考虑使驱动电路200输出一高信号到传输线中，则节点285的输出电压电平开始上升，且NMOSFET晶体管230的源极节点230A与PMOSFET晶体管210的漏极节点210A的电压电平皆上升。最后，PMOSFET晶体管210达到三极区深部，且其输出阻抗比在饱和区低的多。同时，NMOSFET晶体管230的源极节点230A的电压电平接近栅极节点270的电压电平。最后，NMOSFET晶体管230会关闭，接着PMOSFET晶体管240也会关闭，此时，输出阻抗只由PMOSFET晶体管210决定。
谨慎地选择尺寸为A的PMOSFET晶体管210与尺寸为B的PMOSFET晶体管240间的比例值，我们可在转换期间获得一个高线性的输出电流对输出电压的转换曲线。如此，即可实现一固定输出阻抗的终端电路。
第2b图表示的另一具体实施例中，我们使用一与非门290及一激活信号295来执行第2a图中提到的反相器260的功能。对于本领域的技术人员而言，可易于地由第2a图的详细说明来理解第2b图中的电路的操作。该与非门290的输出电压电平由输入信号265所决定，当激活信号295设定到低电压电平时，与非门290会输出一高信号，NMOSFET晶体管230、PMOSFET晶体管220及PMOSFET晶体管240皆会关闭。此情况下，第2b图所示的该终端电路会表现像是一第1a图所示的公知电路。
本发明的另一优选具体实施例中，一电阻用来提供对第3a图及第3b图中的补偿电路的静电放电(ESD)保护。如图所示，一电阻335配置在NMOSFET晶体管330的源极与传输线350之间。当静电放电发生时，电阻335提供一个放电路径，以避免对晶体管组件的伤害。由第2a图与第3b图中并不难理解第3a图与第3b图中的终端电路的操作。
第4a图的另一具体实施例中，我们用NMOSFET晶体管来代替第2a图的PMOSFET晶体管，以尺寸为A的晶体管型电阻410及NMOSFET晶体管代替第2a图的PMOSFET晶体管，并以尺寸为B的晶体管型电阻440及NMOSFET晶体管代替第2a图的PMOSFET晶体管。
晶体管型电阻410包含一接收第一控制信号465的栅极、及连接到电压接地端的源极、以及连接到该传输线485的漏极410A。
尺寸为B的晶体管440的该输出节点是漏极485，该控制节点为栅极480，且源极连接到电压接地端。
此对晶体管(420，430)包含一N型沟道(N-channel)场效应晶体管430及一P型沟道(P-channel)场效应晶体管420。该N型沟道场效应晶体管430包含一连接到电压接地端的源极、漏极及栅极。该P型沟道的场效应晶体管420包含栅极，该栅极连接到N型沟道晶体管430的栅极以构成该对晶体管的控制节点470、及一源极，该源极用以当作此对晶体管的输入节点420A、以及一漏极，该漏极连接到N型沟道晶体管430的漏极以构成此对晶体管的输出节点480。晶体管型电阻410用来接收该第一控制信号465，且包含一连接到传输线450的节点410A。此对晶体管(420，430)包含输入第二控制信号的控制节点470、及连接到传输线450的输入节点420A、以及输出第三控制信号的输出节点480。谨慎地选择(A/B)的比例值，当该传输线250上发生大幅度电压拉升或拉降时，可获得一基本上固定的输出阻抗。
假定一开始节点465为低电压且驱动电路400输出一高信号至传输线450，则PMOSFET晶体管420，NMOSFET晶体管410及NMOSFET晶体管440皆激活且节点485为高电压电平。由于NMOSFET晶体管410与NMOSFET晶体管440的漏极及PMOSFET晶体管420的源极均被连接到传输线450，PMOSFET晶体管420会工作在三极区且NMOSFET晶体管410与NMOSFET晶体管440皆会工作在饱和区。
该反相器460接收信号465。一节点470由连结反相器460的输出节点及PMOSFET晶体管420与NMOSFET晶体管430的栅极所组成。当节点470接收一高信号时，PMOSFET晶体管420会关闭且NMOSFET晶体管430会激活。NMOSFET晶体管430与PMOSFET晶体管420的漏极480能追踪到节点485的电压电平。
由节点485观察，NMOSFET晶体管410与NMOSFET晶体管440表现像是两个并联的输出电阻。因为NMOSFET晶体管410工作在饱和区中，所以NMOSFET晶体管410是高输出阻抗。由于节点480的电压电平能经由PMOSFET晶体管420追踪到节点485的电压，NMOSFET晶体管440成为二极管连接形态，因此NMOSFET晶体管440的输出阻抗相对低。如第4a图所示，该NMOSFET晶体管440提供了大部分终端电路的输出阻抗。
接下来，我们考虑使驱动电路400输出一低信号到传输线中，则节点485的输出电压电平开始下降，且PMOSFET晶体管420的源极节点420A与NMOSFET晶体管410的漏极节点410A的电压电平皆下降，最后，NMOSFET晶体管410达到三极区深部，且其输出阻抗比在饱和区低得多。同时，PMOSFET晶体管420的漏极节点420A的电压电平接近栅极节点470的电压电平。最后，PMOSFET晶体管420会关闭。接着NMOSFET晶体管440也会关闭，此时，输出阻抗只由NMOSFET晶体管410决定。
谨慎地选择尺寸为A的NMOSFET晶体管410与尺寸为B的NMOSFET440晶体管的比例值，我们可在转换期间获得一个高线性的输出电流与输出电压的转换曲线。如此，即可实现一固定输出阻抗的终端电路。
第4b图表示的另一具体实施例中，我们使用一与非门490及一激活信号495来执行第4a图中提到的反相器460的功能。对于本领域的技术人员而言，可易于地由第4a图的详细说明来理解第4b图的操作。与非门490的输出电压电平由输入信号465决定，当激活信号495设定到低电压电平时，与非门490会输出一高信号，NMOSFET晶体管430、PMOSFET晶体管420及NMOSFET晶体管440皆会关闭。在此情况下，第4b图所示的该终端电路会表现像是一个第1b图所示的公知电路。
本发明的另一优选具体实施例中，一电阻被用来提供对第5a图及第5b图中的补偿电路的静电放电(ESD)保护。如图所示，一电阻535配置在PMOSFET520的源极与传输线550之间。当静电放电发生时，电阻535提供一个放电路径，以避免对晶体管组件的伤害。由第4a图与第4b图中并不难理解第5a图与第5b图中的终端电路的操作。
前述说明书中，本发明以特定具体实施例为参考来描述，然而显然各种的修正与改变都不脱离本发明的宽广的精神与范围。而该对应的说明与附图用来加以说明而非限制本发明的范围。因此，表示本发明应涵盖所有出现在本发明的附加的申请专利范围与其等效物的修正与变化。