自举式-互补传输门电荷恢复低功耗电路结构 【技术领域】
本发明提供一种低功耗电路结构，特别是指一种自举式-互补传输门电荷恢复低功耗电路结构。背景技术
Adiabatic Circuit Technique(绝热电路技术)也叫电荷恢复技术是近十几年来兴起的一种全新低功耗技术，由于采用这种技术设计出的电路的功耗能显著降低(理论上说可以降为零)，现在已成为低功耗研究的一个热点，是低功耗集成电路技术领域的一个重要研究方向。我们知道在常规的CMOS电路中，电路的动态功耗是电路整体功耗的重要成分，它有时甚至会成为整体功耗的主要部分。而在动态功耗中，电路翻转引起的功耗是最主要的。图1给出了一个CMOS反向器，其等效电路如图2所示，在[t0，t1]区间内，从电源流出的能量为：
Es＝C·V2 1-1)
其中一部分能量存储于负载电容C中：
Ecap＝(1/2)·C·V2 1-2)
[这部分的能量如果泄放到地而引起的功耗叫Non-adiabatic(非绝热)功耗]
而另一部分能量在消耗在电源向电容充电时的Rc上：
Erc＝(1/2)·C·V2 1-3)
[消耗的这部分能量叫Adiabatic(绝热)功耗]
整个CMOS电路的动态功耗：
P＝∑Ci·Vi2·fi 1-4)
绝热电路技术的主要特点是：它是电路级降低电路功耗的一种技术，它采用脉冲电压源为电路供电，而传统CMOS电路采用的是直流电压源供电，由于采用的是脉冲电压源供电，它可以将电源向电路充放电时消耗在负载电阻上的功耗显著降低，如图3所示。其计算公式为：
Ediss＝C·V2·(R·C/T) 1-5)
当T＞＞RC时则Ediss几乎降为零；此外，它还可以将电路用过地电荷回放给电源存储起来以备下次使用(理论上说可以全部回放给电源)，即非绝热功耗为零。而传统CMOS电路则是直接将这部分电荷泄放到地，这不仅引起电路功耗而且产生大量的热。绝热电路技术按其自身的特点一般分为Full-adiabatic circuit(全绝热电路)和Semi-adiabaticcircuit(半绝热电路)两类。前者从理论上说可以达到零功耗，但电路中必需利用可逆逻辑来完成电路的功能，这种电路结构复杂而且要用大量的脉冲电源，实现的难度十分的大；而后者相对于前者来说其电路的结构较为简单，没有可逆逻辑的限制，电路用到的脉冲电源相对较少，应用起来相对来说比较容易。但这种电路的电荷恢复效率有一理论极限，电路完成逻辑功能时必需消耗一定比例的能量，至少为Es＝(1/2)·Cg·Vt2，这部分功耗是非绝热功耗。
由于半绝热电路这种潜在的巨大实用价值，近年来国际上对半绝热电路的研究十分活跃，有许多种不同形式的电路和脉冲电源在多种学术期刊上发表。但这些电路都存在许多缺陷，其中比较典型缺陷是电路的非绝热功耗与电路的负载电容直接相关，功耗随着负载电容的增大而增加，其电荷的恢复效率很难提高。图4是由ECRL(有效电荷恢复逻辑)电路构成的反向器，一种经典的半绝热电路，其中CL为负载电容，Vt为PMOS的阈值电压，该电路的输入和输出都是互补的。其工作机理是这样的：一个周期的脉冲电压CLK1被分为预充求值时段、保持时段、电荷恢复时段和等待时段四部分，它们分别对应为T1、T2、T3和T4，如图5所示。在整个T1时间段内，输入信号IN和INB一直保持稳定，假设IN＝0、INB＝1，则输出端OUT的电压在T1内从0逐渐升高到Vdd，对应的其逻辑值从0逐渐变为1。输出端OUTB则保持为0；在时间段T2内，输出端一直保持稳定，它直接接到下一级反向器的输入端，而这一级的电路此时正处于它的预充求值时间段内；其具体情况可参见图6，ECRL电路的一个简单应用即一个反向器链，它需要四相脉冲电压源，如图7所示。在T3时间段内，CLK1的电压从Vdd逐渐变为0，由于PMOS传输低电平时存在阈值损失，所以输出端OUT的电压不能降为0。因此，输出端OUT的电压只能从Vdd逐渐变为|VtP|。此时间段内，负载电容上的大部分电荷都回放给脉冲电压源存储起来了。T4时间段是等待时间，电路的第一级的输入信号可以在这一时间段内准备好。如果下一周期内输入信号IN＝1、INB＝0，则负载电容上的残余电荷则全部泄放到地，其非绝热功耗为：
Es＝(1/2)·CL·VtP2 1-6)我们可以看出负载电容CL越大，电路的非绝热功耗越大。发明内容
本发明的目的在于，提供一种自举式-互补传输门电荷恢复低功耗电路结构，其具有实现方法结构简单和功耗能显著降低的优点。
本发明一种自举式-互补传输门电荷恢复低功耗电路结构，其中包括：第一PMOS管，其源极和衬底接在第一脉冲电源上，门极和漏极分别接在A1结点和B1结点上；第PMOS管，其源极和衬底接在第一脉冲电源上，门极和漏极分别接在B1结点和A1结点上；第一NMOS管，其漏极接在B1结点上，源极接地，门极接输入信号；第 NMOS管，其漏极接在B1结点上，源极接地，门极接另一输入信号；第三NMOS管，其源极接在B1结点上，门极接在第一脉冲电源上，漏极接在B2结点上；第三PMOS管，其源极接在B1结点上，门极接在反相的第一脉冲电源上，漏极接在B2结点上，衬底接在直流电压上，其值的大小至少为脉冲电源的幅值的1.5倍；第四NMOS管，其源极接在A1结点上，门极接在第一脉冲电源上，漏极接在A2结点上；第四PMOS管，其源极接在A1结点上，门极接在反相的第一脉冲电源上，漏极接在A2结点上，衬底接在直流电压上，其值的大小至少为脉冲电源的幅值的1.5倍；第五NMOS管，其源极接在第二脉冲电源上，门极接在B2结点上，漏极接在输出结点C上；第六NMOS管，其源极接在第二脉冲电源上，门极接在A2结点上，漏极接在输出结点D上；以上所述的NMOS管的衬底均接地。
其中第一和第二个NMOS管可以用互补的逻辑运算单元和逻辑运算单元反取代，它们可以是任何复杂门，如：多输入的与非门、或门、同或门或者异或门等。
其中在第一NMOS管的源极和第五NMOS管的漏极之间有一电容；在第二NMOS管的漏极和第六NMOS管的源极之间有一电容。附图说明
为进一步说明本发明的结构以及所能达成的功效，以下结合附图及实施例对本发明作一详细说明如下，其中：
图1是现有CMOS反向器图；
图2是CMOS反向器放电等效电路图；
图3是脉冲电压源对电容的充放电图；
图4是现有ECRL反向器图；
图5是用于ECRL反向器的电源波形图；
图6是ECRL反向器链图；
图7是用于ECRL反向器链的四相脉冲电源图；
图8是本发明CPT-BCRL反向器结构图；
图9是用于CPT-BCRL反向器的其脉冲电源图；
图10是CPT-BCRL构成的复杂电路结构图。具体实施方式
请参阅图8所示，本发明一种自举式-互补传输门电荷恢复低功耗电路结构，其中包括：第一PMOS管P1，其源极和衬底接在第一脉冲电源CLK1上，门极和漏极分别接在A1结点和B1结点上；第二PMOS管P2，其源极和衬底接在第一脉冲电源CLK1上，门极和漏极分别接在B1结点和A1结点上；第一NMOS管N1，其漏极接在B1结点上，源极接地，门极接输入信号IN；第二NMOS管N2，其漏极接在B1结点上，源极接地，门极接另一输入信号INB；第三NMOS管N3，其源极接在B1结点上，门极接在第一脉冲电源CLK1上，漏极接在B2结点上；第三PMOS管P3，其源极接在B1结点上，门极接在反相的第一脉冲电源 CLK1上，漏极接在B2结点上，衬底接在直流电压上，其值的大小至少为脉冲电源的幅值的1.5倍；第四NMOS管N4，其源极接在A1结点上，门极接在第一脉冲电源CLK1上，漏极接在A2结点上；第四PMOS管P4，其源极接在A1结点上，门极接在反相的第一脉冲电源 CLK1上，漏极接在A2结点上，衬底接在直流电压上，其值的大小至少为脉冲电源的幅值的1.5倍；第五NMOS管N5，其源极接在第二脉冲电源CLK2上，门极接在B2结点上，漏极接在输出结点C上；第六NMOS管N6，其源极接在第二脉冲电源CLK2上，门极接在A2结点上，漏极接在输出结点D上；以上所述的NMOS管的衬底均接地。
其中第一和第二个NMOSN1、N2管可以用互补的逻辑运算单元和逻辑运算单元反取代(如图10中)，它们可以是任何复杂门，如：多输入的与非门、或门、同或门或者异或门等。
其中在第一NMOS管N1的源极和第五NMOS管N5的漏极之间有一电容CL；在第二NMOS管N2的漏极和第六NMOS管N6的源极之间有一电容CLB。
本发明的CPT-BCRL[(Complementary Pass-Transistor Bootstrapped-Charge-Recovery Logic)互补传输门-自举式]半绝热电路很好的解决了传统电路的功耗随负载电容Cl增大而增大的难题。CPT-BCRL的电路图如图8所示，图9给出了它所用的脉冲电源波形。注意传输门中的P4和P3的衬底所接的电压至少要大于1.5Vdd。其基本的思路是将电路的操作分为两级，第一级负责逻辑值的运算，采用传统的ECRL电路，在计算逻辑值的同时对浮动节点B2和A2进行充放电操作；在电路的第二级通过自举操作的NMOS管对负载充放电，使充放电为一全绝热过程。这样可以将电路的半绝热部分与负载隔离开来，使半绝热过程仅涉及电容较小的负载驱动管，与负载不直接相关。对于较大的负载来说，由于自举操作的NMOS管的栅电容远小于负载电容，电路的功耗因此可以大幅度的降低。图9中节点B2，A2为自举操作的节点，电路的输入是与CLK1脉冲同相的互补脉冲信号。假设IN端输入为高电平，INB端输入为低电平，在时间段T1，CLK1脉冲电源对节点A1与节点A2充电，A1节点被拉高到Vdd，P1将保持截止。节点B1与节点B2由于N1、N3和P3导通保持在零电位。由于在A1和A2、B1和B2之间采用的是互补传输门，不会有阈值损失。因此A2的电位与A1的一样都为Vdd。
在时间段T2，电路中的各节点的电位保持不变。在时间段T3，CLK1由高电平向低电平变化，在这一过程中，节点A1的电平跟随CLK1的变化，由于N4和P4的接法相当于一个反向的二极管，节点A2的电荷不会通过N4或P4流向电源中，电位保持在Vdd。节点B2电位不受影响，依旧保持在零电位。
在时间段T4--T6，N3和P3、N4和P4保持在截止状态，节点A2，B2处于浮动状态。节点A2为浮动的高电平节点，当CLK2电位逐渐升高时，由于A2节点与CLK2节点间寄生电容的作用，节点A2电位将由于自举作用升高使N3始终保持在导通状态，输出的信号将是一个与CLK2形状相同的脉冲。
由于在时间段T4到T6，N4始终导通，其作用相当于一个电阻，通过N6对负载的充放电过程为全绝热(Full-adiabatic)过程。整个电路的能量消耗的最低值为：Ediss=12×(CA2+CA1)×|Vtp|2---1-7)]]>其中CA1和CA2分别为节点A1和A2处的电容。上面是一个用CPT-BCRL电路构成的一个反向器的例子，同理，用CPT-BCRL电路构成更为复杂的电路其功耗同样也可以显著降低。如图10所示，它所用到的脉冲电压波形如图9所示。图10中的“逻辑运算单元”可以是任何复杂门，其中“逻辑运算单元”和“逻辑运算单元反”是互补的。