利用镶嵌制程形成金属电容器的方法及其产品 【技术领域】
本发明是有关于一种形成内含电容器的积体电路，特别是有关于一种利用镶嵌制程形成金属电容器的方法及其产品。
背景技术
本发明是对申请号为9011889.3号的改进发明，电容器可以与各种积体电路相整合。例如可以做为解耦合电容器(decoupling capacitors)，用来改善电压调节(voltage regulation)和提供功率分布(powerdistribution)的抗杂讯能力(noise immunity)。亦可以应用在类比/逻辑电路、类比一数位转换器、混合型讯号(mixed signal)、或是射频(radio frequency)电路操作等。
图1-图4所示为传统制造内含电容器20的半导体组件的方法。如图1所示，在绝缘层12上沉积铝金属层，随后进行微影蚀刻制程，图案化成铝金属层14a和14b。其中绝缘层12包括一些形成于硅基底上和基底中的组件(未绘示)。
接着，如图2所示，在铝金属层14a和14b以及绝缘层12上形成绝缘层16，并于此绝缘层16中形成钨插塞(tungsten plug；W-plug)18与铝金属层14a电性连接；之后，于钨插塞18和绝缘层16上依序沉积金属层/介电层/金属层，并进行微影蚀刻后形成第一导电板21、介电层22和第二导电板23，因而构成电容器20。其中第一导电板21(即下电极)经由钨插塞18与铝金属层14a连接。
如图3所示，继续于电容器20和绝缘层16上方沉积另一层绝缘层26，并同时于绝缘层26和其下方的绝缘层16中形成钨插塞28a和28b，继续在绝缘层26以及钨插塞28a和28b上方沉积另一层铝金属层，并进行微影蚀刻制程后形成铝金属层34a和34b，如图4所示。其中铝金属层34a经由钨插塞28a与第一导电板23(即上电极)，而铝金属层34b经由钨插塞28b与下层的铝金属层14b电性连接。其主要缺陷在于：
在上述的制程中，需要额外的微影步骤来形成电容器20，才能将电容器20整合至积体电路中，因此增加了整个半导体制程的成本。在这样的制程中，如要增加平板电容器20的电容量，则必须增加平板电容器20的布局面积。这样的方法会牺牲电容器20和其相邻的导线之间的空间，且无法有效使整个积体电路的尺寸再缩小。
在美国专利第6,025,226号中，揭露一种于形成镶嵌式介层窗时，同时形成电容器。此方法中，在沉积做为下电极的导电层时，是同时填入电容器的开口和介层窗的开口。其主要缺陷在于：
此导电层必须足够厚至填满介层窗开口，且不能将电容器地开口填平，在制程控制上相当困难。
此外，由于组件积集度提高以及资料传输速度增加的趋势，以铝金属所构成的导线已无法满足对速度的要求，因此，以具有高导电性的金属铜做为导线，以降低RC延迟(RC delay)是为目前的趋势。但是，铜金属无法以干蚀刻的方式来定义图案，其原因在于铜金属与氯气电浆气体反应生成的氯化铜的沸点极高(约1500℃)，因此，以铜导线的制作需以镶嵌制程(damascene process)来进行。也因这样的原因，本发明是将铜制程应用在内含电容器的积体电路的制程中。
【发明内容】
本发明的目的是提供一种利用镶嵌制程形成金属电容器的方法及其产品，达到降低制造内含电容器的积体电路的制造成本和降低电容器区域和非电容器区域之间的高度落差的目的。
本发明的目的是这样实现的：一种利用镶嵌制程形成金属电容器的方法，其特征是：它至少包括如下步骤：
(1)提供第一绝缘层；
(2)于该第一绝缘层中形成第一铜导线和第二铜导线；
(3)至少于该第一和第二铜导线上形成第一密封层；
(4)于该第一密封层上形成第二绝缘层；
(5)于该第二绝缘层上形成一停止层；
(6)于该停止层、第二绝缘层和第一密封层中形成开口暴露出该第一铜导线；
(7)于该开口中顺应性形成第一金属层；
(8)于该第一金属层上顺应性形成介电层；
(9)于该介电层上顺应性形成第二金属层；
(10)移除该第一金属层、介电层和第二金属层至暴露出该停止层；
(11)于该停止层和第二金属层上形成第三绝缘层；
(12)于该第三绝缘层、停止层、第二绝缘层和第一密封层中形成多数个双镶嵌图案，该双镶嵌图案包含多数个沟槽和多数个介层窗孔；
(13)于该沟槽中形成第三铜导线和第四铜导线，以及于该介层窗孔中形成第一铜插塞和第二铜插塞，其中该第二金属层经由该第一铜插塞与该第三铜导线电性连接，该第四铜导线经由该第二铜插塞与该第二铜导线电性连接；
(14)至少于该第三和第四铜导线上形成第二密封层。
该第一金属层的材质是选自钛、氮化钛、钽、氮化钽、铝或铝铜合金的至少一种。该介电层的材质是选自氮化硅、氮氧化硅、碳化硅、氧化钽、氧化锆、氧化铪或氧化铝的至少一种。该第二金属层的材质是选自钛、氮化钛、钽、氮化钽、铝或铝铜合金的至少一种。移除该第一金属层、介电层和第二金属层至暴露出该停止层的方法为化学机械研磨法，并配合该停止层做为研磨终止判断。该停止层的材质为氮化硅。该第一金属层的厚度介于100埃至2000埃之间。该介电层的厚度介于100埃至1200埃之间。该第二金属层的厚度介于200埃至2000埃之间。
本发明还提供一种利用本发明的方法形成的具有镶嵌结构的金属电容器，其特征是：它包括第一铜导线和第二铜导线配置于第一绝缘层中；第二绝缘层配置于该第一绝缘层上；该第二绝缘层中具有开口位于该第一铜导线上；停止层配置于该第二绝缘层上，该第二绝缘层中的开口垂直延伸至该停止层中；第一金属层顺应性地配置于该开口中，且与该第一铜导线的表面接触；介电层顺应性地配置于该开口中的第一金属层上；第二金属层顺应性地配置于该开口中的介电层上；第三绝缘层配置于该停止层和该第二金属层上；第一铜镶嵌结构和第二铜镶嵌结构配置在该第二绝缘层、该停止层和第三绝缘层中的第一铜镶嵌结构是由第三铜导线和第一铜插塞所构成，该第二铜镶嵌结构是由第四铜导线和第二铜插塞所构成，该第二金属层经由该第一铜插塞与该第三铜导线电性连接，该第四铜导线经由该第二铜插塞与该第二铜导线电性连接；第一密封层配置于该第二铜导线和该第二绝缘层之间；第二密封层配置于该第三和第四铜导线上。
下面结合较佳实施例配合附图详细说明。
【附图说明】
图1-图4是传统将电容器整合至积体电路中的流程剖面示意图。
图5-图14是本发明的利用镶嵌制程形成金属电容器的流程剖面示意图。
【具体实施方式】
本发明是提供一种利用镶嵌制程形成金属电容器的方法及其产品，如图14所示，其金属电容器的结构是铜导线104a和铜导线104b配置于绝缘层106中。绝缘层110配置于绝缘层106上，其中绝缘层110中具有位于铜导线104a上的开口112。停止层150配置于绝缘层110上，其中绝缘层110中的开口112垂直延伸至停止层150中。金属层114顺应性地配置于开口112中，且与铜导线104a的表面接触。介电层116顺应性地配置于开口112中的金属层114上。金属层118顺应性地配置于开口112中的介电层116上。绝缘层120配置于停止层150和金属层118上。第一铜镶嵌结构和第二铜镶嵌结构配置在绝缘层110和120以及停止层150中，其中第一铜镶嵌结构是由铜导线130a和铜插塞128a所构成，第一铜镶嵌结构是由铜导线130b和铜插塞128b所构成，其中金属层118经由铜插塞128a与铜导线130a电性连接，铜导线130b经由铜插塞128b与铜导线104b电性连接。封层108配置于铜导线104和绝缘层110之间。密封层132配置于铜导线130a和130b上。
本发明提供一种利用镶嵌制程制造金属电容器的方法，且与铜镶嵌制程相结合。于形成金属薄膜电容器之前，利用铜金属镶嵌制程来制作其下的内连线，接着沉积一层绝缘层和停止层，并于绝缘层和停止层中形成电容器开口，之后，依序沉积顺应性的第一金属层、介电层和第二金属层，利用化学机械研磨制程，配合以停止层做为研磨终点判断，移除多余的第一金属层、介电层和第二金属层。持电容器形成于绝缘层和停止层中的电容器开口中后，继续利用铜金属镶嵌制程来制作其上的内连线。
下面结合具体的实施例详细说明。
实施例
图5-图14是本发明的一种利用镶嵌制程形成金属电容器，且与铜制程结合的方法的结构剖面图。
首先参阅图5所示，提供一绝缘层102，而绝缘层102中可能包括其它内连线，绝缘层102下方包括形成于基底上和基底中的组件。为了能清楚描述本发明的内容，这些底层的电路组件并未在图中显示。于绝缘层102上形成另一层绝缘层106，其厚度约为2000至6000埃左右。
如图6所示，利用微影蚀刻的方法，在绝缘层106中形成开口。
接着，参阅图7所示，在绝缘层106及其中的开口表面形成顺应性的阻障层103。随后将铜金属填入开口中，并进行化学机械研磨，以磨除多余的铜金属和阻障层103，以于绝缘层106中形成铜导线104a和104b。接着至少在铜导线104a和104b上形成密封层108，在图中是以形成全面性的密封层108为例，其厚度约为100-400埃左右，其材质可以是氮化硅(SiN)或碳化硅(SiC) 。
接着，参阅图8所示，于密封层108上形成一层绝缘层110。并于绝缘层110上形成一层停止层(stop layer)150，用以后续制程中做为研磨终点判断，其材质可为氮化硅或其它介电材质，其厚度约为300-1000埃左右。
接着，参阅图9所示，在停止层150、绝缘层110和密封层108中形成开口112，此开口112暴露出将与下电极接触的铜导线104a的表面，且开口112的定义是用来形成电容器。绝缘层110的高度和开口112的面积是控制着电容器的电容量，利用这样的方式来增加电容量，不会牺牲电容器和邻近的导线的空间。因此，内含电容器的积体电路的尺寸可以容易地达成缩小化的目的。
接着，参阅图10所示，在停止层150和开口112表面形成顺应性的第一金属层114、介电层116和第二金属层118。其中第一金属层114是将用以形成下电极用，其厚度约为100-2000埃；介电层116的厚度约为100-1200埃，然而实际的厚度仍需视电容器的应用及其所需的电容量而定；第一金属层118是将用以形成上电极，其厚度约为100-2000埃。第一金属层114和第二金属层118的材质可为钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)、铝、铝铜合金(AlCu)等。介电层116的材质可为氮化硅、氮氧化硅、碳化硅、氧化钽、氧化锆(ZrO2)、氧化铪(HfO2)、氧化铝(Al2O3)等。
接着，参阅图11所示，进行化学机械研磨制程，配合以停止层150做为研磨终点判断，以研除多余的第一金属层114、介电层116和第二金属层118，直至暴露出其下方的停止层150为止。留在开口112中的第一金属层114做为下电极，留在开口112中的介电层116做为电容器介电层，而留在开口112中的第二金属层118做为上电极，因此构成电容器140。下电极114是与铜导线104a做电性接触。
根据上述的电容器140的形成步骤，仅需额外一道微影蚀刻步骤定义开口112，用以形成嵌入式的电容器140，以及需要化学机械研磨制程来定义电容器140。因此，减少了制造内含电容器140的积体电路所需的微影蚀刻步骤数目。再者，可以避免电容器区域和非电容器区域的表面高度落差。
如图12所示，在电容器140和停止层150上形成一层绝缘层120。
接着进行双镶嵌制程，参阅图13和图14所示，于绝缘层120、停止层150、绝缘层110和密封层108中形成双镶嵌的图案，此图案是由沟槽124a和124b以及介层窗孔122a和122b所构成。介层窗孔122b暴露出铜导线104b的表面，而介层窗122a则暴露出上电极118的表面。
如图14所示，于绝缘层120、沟槽124a和124b以及介层窗孔122a和122b的表面形成一层顺应性的阻障层126，并填入铜金属，之后，进行化学机械研磨，以磨除多余的铜金属，而于双镶嵌图案中形成铜导线130a和130b以及铜插塞128a和128b。之后，至少于铜导线130a和130b表面形成一层密封层，在此实施例中是以形成全面性的密封层132为例，其材质可为氮化硅或碳化硅。于是，上电极118经由铜插塞128a与铜导线130a电性连接，而导线104b则经由铜插塞128b与铜导线130b电性连接。
后续的铜制程仍继续进行，直至完成整个内连线的制造为止。
上述的绝缘层102、106、110和120的材质可以是低电材质，例如掺杂或未掺杂的氧化硅、旋涂式高分子的低介电常数材质(例如FLARE、SiLK、PAE-11等)或化学气相沉积式低介电常数材质(例如blackdiamond(BD)、Coral、Greendot、Aurora等)。
虽然本发明已以较佳实施例揭露如上，然其并非用以限制本发明，任何熟习此项技艺者，在不脱离本发明的精神和范围内，所做更动与润饰，都属于本发明的保护范围之内，