半导体装置的制造方法及其结构 【技术领域】
本发明涉及具有多层布线结构的半导体装置的制造方法及其结构，特别涉及用镶嵌工艺(damascene process)形成多层布线的半导体装置的制造方法及其结构。
背景技术
图12是具有现有多层布线结构的、整体用600表示的半导体装置。在半导体装置600中，氧化硅绝缘层102设置在硅衬底101上。在绝缘层102上形成整体用110表示的SOI(硅在绝缘体上)晶体管(薄膜晶体管)。SOI晶体管110包括：夹持于源111、漏112之间的沟道层113，设置在沟道层113上的栅电极114以及侧壁115。在SOI晶体管110上设置层间绝缘层103和多层布线120。多层布线120由与SOI晶体管110的源111或者漏112连接的接触塞121和连接接触塞121相互之间的布线层122组成。
【发明内容】
当在SOI晶体管110上淀积层间绝缘层103时，如图13所示，栅电极等的凹凸在层间绝缘层103的表面上可产生高度差。因此，在层间绝缘层103中形成接触塞121等的光刻工序中难于确保聚焦容限，特别是在使接触塞121等微细化地情况下，它们的形成是困难的。对此，虽然采用CMP法进行层间绝缘层103的表面平坦化，但即使这样的平坦化也有限度，难于得到与接触塞微细化相应的充分的平坦性。
还有，即使使用图12那样的多层布线结构，对布线的高密度化也有限度。
因此，本发明的目的是：提供一种具有微细化、高密度化的多层布线结构的半导体装置的制造方法及其结构。
本发明是具有SOI晶体管和多层布线的半导体装置的制造方法，其特征在于，包括以下工序：准备具有表面和背面的硅衬底的工序；在该硅衬底的表面上形成层间绝缘层的层间绝缘层形成工序；在该层间绝缘层中形成多层布线的布线工序；在该层间绝缘层上固定衬底的衬底固定工序；从背面使该硅衬底薄膜化作为SOI层的SOI层形成工序；以及在该SOI层上形成沟道层及其背面上的栅电极，进一步形成夹持该沟道层的相向的源及漏作为SOI晶体管的晶体管形成工序。
在这样的半导体装置的制造方法中，在具有表面高度差的SOI晶体管的下部，由于是在形成SOI晶体管之前制作多层布线，提高了层间绝缘层上表面的平坦性，使微细图形的的光刻成为可能。由此，微细化的多层布线的制作成为可能。还有，增加了布线的自由度，制作高集成化的半导体装置成为可能。
上述布线工序也可以包括以下工序：在上述层间绝缘层上形成接触孔和布线沟槽的工序；在该层间绝缘层上，淀积填埋该接触孔和该布线沟槽的导电性材料层的工序；以及从该层间绝缘层的上表面研磨该导电性材料层，将该导电性材料层留在该接触孔和该布线沟槽中，作为多层布线的工序。
这样，由于用双镶嵌工艺制作多层布线，能够容易地形成微细的多层布线。
上述布线工序也可以包括以下工序：a)接触塞形成工序，它又包括：在上述层间绝缘层上形成接触孔的工序；淀积填埋该接触孔的导电性材料层的工序；以及从该层间绝缘层的上表面研磨该导电性材料层，将该导电性材料层留在该接触孔中，作为接触塞的工序；以及b)布线层形成工序，它又包括：在该层间绝缘层上形成布线层的工序和在该布线层上淀积第2层间绝缘层的工序。
上述布线工序也可以是下述制造方法，其特征在于：包括：a)接触塞形成工序，它又包括：在上述层间绝缘层上形成接触孔的工序；淀积填埋该接触孔的导电性材料层的工序；以及从该层间绝缘层的上表面研磨该导电性材料层，将该导电性材料层留在该接触孔中作为接触塞的工序，以及b)布线层形成工序，它又包括：在该层间绝缘层上淀积第2层间绝缘层的工序；在该第2层间绝缘层上形成布线沟槽的工序；在该第2层间绝缘层上淀积填埋该布线沟槽的第2导电性材料层的工序；以及从该第2层间绝缘层的上表面研磨该第2导电性材料层，将该第2导电性材料层留在该布线沟槽中，作为布线层的工序。
这样，用单镶嵌工艺制作多层布线，能够容易地形成微细的多层布线的同时，还能够削减制造工序。
上述SOI层形成工序也可以包括：在使该硅衬底薄膜化后，在该硅衬底上形成隔离沟，形成电气隔离的多个SOI层的工序。这是为了制造具有多个晶体管的半导体装置。
还有，在上述衬底固定工序前，也可以多次进行由上述层间绝缘层形成工序和上述布线工序的构成的工序。
这样，就能够形成由多个布线层构成的多层布线，使更高集成化成为可能。
还有，本发明也可以是具有以下特征的制造方法，包括：在上述晶体管形成工序后，在上述SOI晶体管的上述栅电极侧淀积层间绝缘层的工序和在该层间绝缘层中形成与该SOI晶体管连接的多层布线的工序。
通过采用这样的制造方法，能够在SOI晶体管的上部、下部双方形成多层布线。由此，与增加布线自由度的同时，能够得到更高集成化的半导体装置。
还有，本发明也可以是具有以下特征的半导体装置：是具有SOI晶体管和多层布线的半导体装置，包括：衬底，设置在该衬底上的层间绝缘层和设置在该层间绝缘层上、在该衬底的相反一侧具有栅电极的SOI晶体管，在该层间绝缘层上设置与该SOI晶体管连接的多层布线。
由于使用这样的结构，使半导体装置的集成化、小型化成为可能。
设置在上述层间绝缘层中的多层布线也可以是用接触塞将由多层组成的布线层之间连接起来的多层布线。
此外，这是为了增加布线的自由度，以实现高集成化。
还有，本发明也可以是具有以下特征的半导体装置：在上述SOI晶体管的上述栅电极侧，进一步包括层间绝缘层和设置在该层间绝缘层中、与该SOI晶体管连接的多层布线。
在这样的半导体装置中，由于在SOI晶体管的上部及下部形成多层布线，在增加布线自由度的同时，使半导体装置的集成化、小型化成为可能。
【附图说明】
图1是与本发明实施例1相关的半导体装置的剖面图。
图2是与本发明实施例1相关的半导体装置的制造工序图。
图3是与本发明实施例1相关的半导体装置的制造工序图。
图4是与本发明实施例2相关的半导体装置的剖面图。
图5是与本发明实施例2相关的半导体装置的制造工序图。
图6是与本发明实施例3相关的半导体装置的剖面图。
图7是与本发明实施例3相关的半导体装置的制造工序图。
图8是与本发明实施例3相关的半导体装置的制造工序图。
图9是与本发明实施例4相关的半导体装置的剖面图。
图10是与本发明实施例4相关的半导体装置的制造工序图。
图11是与本发明实施例5相关的半导体装置的剖面图。
图12是现有的半导体装置的剖面图。
图13是现有的半导体装置的制造过程中的剖面图。
【具体实施方式】
实施例1
图1是与本实施例1相关的，整体用100表示的具有多层布线结构的半导体装置的剖面图。
半导体装置100包括由例如硅构成的衬底1。在衬底1上设置由例如氧化硅构成的绝缘层2。在绝缘层2上设置层间绝缘层3，在层间绝缘层3中形成由布线层11和接触塞12构成的多层布线10。在层间绝缘层3上形成SOI晶体管(薄膜晶体管)20。SOI晶体管20包括：源21，漏22，被夹在二者之间的沟道层23，以及在沟道层上形成的栅电极24和侧壁25。在SOI晶体管20上形成由氧化硅构成的保护膜4。
其次，用图2、3说明与本实施例相关的半导体装置100的制造方法。这样的制造方法包括以下的工序1～10。在这样的制造方法中，用单镶嵌工艺形成多层布线(工序2～5)。
工序1：如图2(a)所示，准备由例如硅构成的衬底26。
工序2：如图2(b)所示，在衬底26上淀积约400nm厚的由例如氧化硅构成的层间绝缘层3。在淀积工序中使用例如CVD法。接着，用一般的光刻技术、刻蚀技术形成接触孔13。
在这样的工序中，由于层间绝缘层3的基底是平坦的衬底26，层间绝缘层3的表面也成为平坦的。
工序3：如图2(c)所示，形成由例如10nm的TiN膜和10nm的Ti膜构成的势垒金属膜以及例如300nm的W膜以填埋接触孔13。在这样的工序中使用CVD法。接着，用CMP法去除层间绝缘层3上的W膜和势垒金属膜，形成埋入开口部内的接触塞12。
工序4：如图2(d)所示，进而淀积层间绝缘层3，将它图形化形成布线沟槽28。
工序5：如图2(e)所示，用溅射法形成由Ta膜构成的势垒金属膜，进而用电解镀法形成Cu膜。接着，用CMP法去除层间绝缘层3上的势垒金属膜和Cu膜，形成填埋在布线沟槽28内的布线层11。由此，形成由接触塞12和布线层11构成的多层布线10。
工序6：如图2(f)所示，在层间绝缘层3上用CVD法形成由例如1μm氧化硅构成的绝缘层2。
工序7：如图3(g)所示，将另外准备的硅等的衬底1贴合在绝缘层2上。贴合是将衬底1装载于绝缘层2上，一边加压一边加热进行的。
工序8：如图3(h)所示，用例如机械研磨法将衬底26薄膜化到500nm以下，最好薄膜化到100nm程度。该薄膜化的衬底26成为形成SOI晶体管的SOI层。
此外，图3(h)以下的图与到图3(g)为止的图上下方向相反。
工序9：如图3(i)所示，刻蚀衬底(SOI)层26，进行元件隔离(台面隔离)。接着，进行离子注入使衬底26整体成为对沟道层所必要的浓度(沟道注入)。
工序10：如图3(j)所示，在衬底26上形成由例如约3nm的氧化硅构成的栅氧化膜后，在整个面上淀积多晶硅膜。接着，将多晶硅膜图形化，形成栅电极24。接着，用CVD法在整个面上淀积例如氧化硅膜后，用刻蚀法在栅电极24的侧面上形成侧壁25。其次，将这样的栅电极24和侧壁25作掩膜进行离子注入，在栅电极24的两侧形成源21、漏22。最后，用CVD法在整个面上淀积由例如氧化硅膜构成的保护膜4。
用以上工序，完成图1所示的具有多层布线结构的半导体装置100。
这样，在与本实施例相关的半导体装置100的制造方法中，在有表面高度差的SOI晶体管20的下部，在形成SOI晶体管20之前先制作多层布线10。由此，提高了层间绝缘层3的上表面的平坦性，接触塞12等的微细图形的光刻成为可能，微细化的多层布线10的制作成为可能。还有，布线的自由度增加，高集成化半导体装置的制作成为可能。
实施例2
图4是与本实施例2相关的、整体用200表示的具有多层布线结构的半导体装置。图中，与图1相同的符号表示同一或者相当的部位。
在这样的半导体装置200中，用双镶嵌工艺同时形成多层布线10的布线层11和接触塞12。
用图5简单说明半导体装置200的制造方法。首先，如图5(a)所示，准备由例如硅构成的衬底2 6，接着，如图5(b)所示，淀积由氧化硅构成的层间绝缘层3，形成接触孔13。
其次，如图5(c)所示，用刻蚀形成布线沟槽28。
再次，如图5(d)所示，用溅射法形成由Ta膜构成的势垒金属膜，进而用溅射法和电解镀法形成Cu膜。接着，用CMP法去除层间绝缘层3上的势垒金属膜和Cu膜，同时形成填埋在布线沟槽28内的布线层11和填埋在接触孔13内的接触塞12(双镶嵌工艺)。由此，形成由接触塞12和布线层11构成的多层布线10。
再次，如图5(e)所示，形成由例如氧化硅构成的绝缘层2后，进行上述实施例1的工序7～工序10(图3(g)～(j))，由此，完成半导体装置200。
这样，在与本实施例相关的半导体装置200的制造方法中，由于在多层布线10上形成SOI晶体管20，能够容易地制作微细化、集成化的多层布线结构。特别是，由于应用双镶嵌工艺，制造工序的简化成为可能。
实施例3
图6是与本实施例3相关的、整体用300表示的具有多层布线结构的半导体装置。图中，与图1相同的符号表示同一或者相当的部位。
在半导体装置300中，在上述半导体装置200的下层部上进一步设有多层布线30、40。
用图7、8说明半导体装置300的制造方法。图7(a)～(d)所示的工序是与上述实施例2的图5(a)～(d)的工序同样的工序。
继这样的工序之后，如图7(e)所示，在形成了多层布线10的层间绝缘层3上淀积由例如氧化硅构成的第2层间绝缘层33。
其次，如图8(f)所示，用与多层布线10的形成工序相同的双镶嵌工艺在第2层间绝缘层33中形成多层布线30。
再次，在第2层间绝缘层33上淀积由氧化硅构成的第3层间绝缘层43。接着，用与多层布线30的形成工序相同的双镶嵌工艺在第3层间绝缘层43中形成多层布线40。
进一步，在第3层间绝缘层43上淀积由例如氧化硅构成的绝缘层2。
再次，通过进行上述实施例1的工序7～工序10(图3(g)～(j))，完成半导体装置300。
在与本实施例相关的半导体装置300的制造方法中，由于是在形成多层布线结构10、30、40后形成SOI晶体管20的，在基底为平坦的状态下制作多层布线结构。由此，能够容易地形成微细结构的多层布线。特别是，由于使用表面平坦性好的双镶嵌工艺制作多层布线结构，微细的多层布线的层叠成为可能。
此外，在本实施例中，虽然就使用双镶嵌工艺的情况作了说明，但是，使用像实施例1所示的单镶嵌工艺也没有关系。
实施例4
图9是与本实施例4相关的、整体用400表示的具有多层布线结构的半导体装置。图中，与图1相同的符号表示同一或者相当的部位。
在半导体装置400中，与在SOI晶体管20的下部设置多层布线10的同时在SOI晶体管20的上部上也设置多层布线50。
由于用这样的半导体装置400，与仅仅在SOI晶体管20的上部或者下部的任何一方形成多层布线的情况相比较，增加了布线的自由度，能够与半导体装置400的集成化对应。
其次，用图10说明与本实施例相关的半导体装置400的制造方法。
首先，如图10(a)所示，用与实施例2相同的工序，在形成了多层布线10的层间绝缘层3上形成SOI晶体管20。
其次，如图10(b)所示，淀积由氧化硅构成的第4层间绝缘层53。
再次，用双镶嵌工艺形成多层布线50。此外，由于多层布线50在SOI晶体管20的上部形成，第4层间绝缘层53的表面平坦性比层间绝缘层3的表面差。因此，多层布线50有时不能达到与多层布线10相同程度的微细化。
还有，在多层布线10、50的制作中，即使应用实施例1所示的单镶嵌工艺也没有关系。
这样，在与本实施例相关的半导体装置的制造方法中，靠近SOI晶体管20下方的多层布线的微细化成为可能。
还有，由于使用这样的结构，增加了半导体装置的多层布线的自由度，半导体装置的集成化成为可能。
实施例5
图11是与本实施例5相关的、整体用500表示的具有多层布线结构的半导体装置。图中，与图1相同的符号表示同一或者相当的部位。
在半导体装置500中，与半导体装置300同样，在SOI晶体管20的下部设置多层布线10、30、40。进而在SOI晶体管20的上部也设置多层布线50。
由于使用这样的结构，进一步增加了多层布线的自由度，能够与半导体装置的集成化对应。
半导体装置500在用实施例3的制造工序形成多层布线10、30、40后，像实施例4那样在SOI晶体管20的上部形成并制作多层布线50。
此外，即使在SOI晶体管20的下部、上部都进一步使布线层多层化也没有关系。还有，多层布线的制作即使使用镶嵌工艺、双镶嵌工艺的任何一种工艺也没有关系。
发明的效果
从以上说明可知，由于使用与本发明相关的半导体装置制造方法，制作微细化的多层布线成为可能。
还有，由于使用这样的制造方法，布线的自由度增加，高集成化的半导体装置的制作成为可能。
此外，在与本发明相关的半导体装置中，半导体装置的集成化、小型化成为可能。