已有技术
近年来，在降低用于向大规模集成电路(LSI)及其它集成电路提供电力
的电源电压方面已有进展，但同时负载电流增大。
因此，当面对负载电流的急剧变化时，把电源电压的波动保持在允许公差
之内变得极为困难。所以，如图8所示，例如称为“去耦电容器”的两端子结
构多层陶瓷电容器100与电源102连接。在负载电流瞬间波动的时刻，从该多
层陶瓷电容器100向中央处理单元(CPU)等的LSI 104提供电流，以便抑制
电源电压的波动。
但是，随着目前CPU的工作频率日益提高，负载电流的波动变得更快和
更大。如图8所示，多层陶瓷电容器100本身的ESL现在对电源电压的波动具
有极大的影响。
亦即，在传统的多层陶瓷电容器100中，由于ESL较高，电源电压V的
波动容易增大，其方式与上述随着图9所示的负载电流i的波动相同。
这是因为在负载电流的转变时刻电压的波动近似为如下公式1，因此ESL
的电平与电源电压的波动幅度相关。而且，根据公式1，可以说ESL的降低与
电源电压的稳定有关。
dV＝ESL·di/dt (1)
其中，dV是电压(V)的瞬时波动，
i是电流(A)的波动，
t是波动时间(秒)。
图10展示了传统的多层陶瓷电容器，在该电容器中，设置有如图11A和
图11B所示的两类内导体114和116的陶瓷层112A交替层叠，形成介电体112。
按使其向外引出至介电体112的两个对置侧表面112B和112D的方式，形成
这些内导体114和116。
而且，这种结构的多层陶瓷电容器中，作为降低ESL的通常技术，如图
10所示，已经提出了设定多层陶瓷电容器外尺寸比例的结构，即把其尺寸L
和尺寸W设定为L/W＜0.75。在此结构中，通过把端电极118和120设置在大
面积侧表面112B和112D，由此使得电流通道缩短并且内导体114和116的电
感降低。但是，在此结构中，多层陶瓷电容器的制造和安装受到限制，而且不
能充分地降低电感。
这里应该注意，“尺寸L”是介电体112的引出两类内导体114和116的
侧表面112B和112D之间的距离，而“尺寸W”则是与介电体112的引出内
导体114和116的侧表面112B和112D垂直的侧表面112C和112E之间的距
离。
发明概述
本发明的目的在于提供一种能够极大地降低ESL的多层陶瓷电子器件。
为了实现上述目的，提供一种多层陶瓷电子器件，包括：层叠多个电介质
片所形成的介电体；设置在介电体内的两类内导体，层夹在电介质片之间，形
成有跨越介电体的三个侧表面而引出的引线部分，介入不同层之间；设置在介
电体外表面的两个端电极，每个都跨越介电体的三个侧表面，与两类内导体之
一连接，与另一类内导体绝缘。
根据本发明的多层陶瓷电子器件，两类内导体在介电体内交替设置，以层
夹在电介质片之间的方式层叠多个电介质片来形成该介电体。跨越介电体的三
个侧表面地引出这些两类内导体。而且，两个端电极设置在介电体外侧，跨越
介电体的三个侧表面。这两个端电极的每一个与两类内导体之一连接。
因此，通过两个端电极和两类内导体跨越介电体的三个侧表面的连接，使
得两类内导体中存在电流按相反方向流动的位置。
因此，在电流按相反方向流动的位置产生了磁场被抵消的作用。与此同时，
出现能够降低多层陶瓷电子器件本身的寄生电感的效果，ESL被降低了。
亦即，根据本发明的多层陶瓷电子器件，实现了多层陶瓷电子器件的ESL
的极大降低，能够抑制电源电压的波动，可以获得适合用做去耦电容器的器件。
引出到介电体侧表面的两类内导体的引线部分的设置，最好跨越介电体的
三个侧表面，在电介质片层叠方向伸出时，其位置相互不搭接。
在这种情况下，两个端电极能够可靠地设置在介电体外侧，跨越介电体的
三个侧表面，相互之间无短路。
介电体最好形成为长方体的形状。通过使介电体的形状成为长方体，能够
容易地制造介电体并且提高生产率。
每个内导体最好具有内导体主体部分和引线部分，主体部分具有与电介质
片外形状匹配的形状，并且与电介质片的边缘分离，引线部分在同一平面上与
内导体主体部分形成为一体，并且跨越介电体的三个相邻侧表面而引出。
最好在介电体中设置多个两类内导体。
两类内导体最好在介电体中交替设置。
通过在介电体中设置多个两类内导体，不仅使得静电电容增大，而且还使
得抵消磁场的作用更大，电感更大地被降低，进一步降低了ESL。
内导体的引线部分最好设置成跨越长方体形状的介电体的一个短边侧表
面和位于短边侧表面两侧的两个长边侧表面。
端电极最好与内导体的引线部分的引出形状匹配，设置成跨越长方体形状
的介电体的一个短边侧表面和位于短边侧表面两侧的两个长边侧表面。
内导体的引线部分最好设置成跨越长方体形状的介电体的一个长边侧表
面和位于长边侧表面两侧的两个短边侧表面。
端电极最好与内导体的引线部分的引出形状匹配，设置成跨越长方体形状
的介电体的一个长边侧表面和位于长边侧表面两侧的两个短边侧表面。
优选实施例的说明
第一实施例
对应于根据本发明的多层陶瓷电子器件，本实施例的多层陶瓷电容器(以
下简称为“多层电容器”)10如图1-图3所示。如这些图所示，多层陶瓷电容
器10具有介电体12作为其主要部分，由多个电介质片、即陶瓷生坯片的叠层
经烧结获得的长方体形状的烧结体构成。
该介电体12中设置有沿介电体12的纵向X薄膜地延伸的第一类内导体，
亦即内电极21，并且设置有沿介电体12的纵向X薄膜地延伸的第二类内导体，
亦即内电极22。而且，设置多个(图中总数是八个)这些内电极21和内电极
22，以便交替在相邻层之间，如图1和图3所示。陶瓷层12A设置在这些内电
极21和内电极22之间。
亦即，在本实施例中，按层夹在烧结电介质片即陶瓷层12A之间的方式，
在介电体12中交替设置每类四片内电极21和内电极22。作为这些内电极21
和22的材料，不仅可以考虑基本金属材料，例如镍、镍合金、铜或铜合金，
而且还可以考虑具有这些金属作为主成分的材料。
如图1所示，每个内电极21具有内导体主体部位21B，其形状与陶瓷层
12A的外形状匹配，并且与陶瓷层12A的周围边缘分离。该内导体主体部位
21B是形成电容器的一个电极的部位。内电极21还具有引线部分21A，在同
一平面上与内导体主体部位21B成为一体，并且跨越介电体12的相邻三个侧
表面12C、12B和12D引出。
在这三个侧表面之中，侧表面12C是短边侧表面，而位于两侧的侧表面12D
和12B是长边侧表面。在两个长边侧表面12B和12D，引线部分21A在X方
向从侧表面12B和12D的中心仅形成到稍向右侧的部位。
而且，另一个内电极22具有内导体主体部位22B，其形状与陶瓷层12A
的外形状匹配，并且与陶瓷层12A的周围边缘分离。该内导体主体部位22B
是形成电容器的另一个电极的部位。内电极22还具有引线部分22A，在同一
平面上与内导体主体部位22B成为一体，并且跨越介电体12的相邻三个侧表
面12E、12B和12D引出。
在这三个侧表面之中，侧表面12E是面对短边侧表面12C的一个短边侧表
面，而位于两侧的侧表面12D和121B是长边侧表面。在介电体12的两个长边
侧表面12B和12D，引线部分22A在X方向从侧表面12B和12D的中心仅形
成到稍向左侧的部位。
因此，在两类内电极21和22形成的引线部分21A和22A，设置成为跨越
介电体12的相邻三个侧表面，在陶瓷层12A的层叠方向Z伸出时其相互位置
关系不搭接。
端电极31和32形成在介电体12的外侧，如图2和图3所示，对应于引
线部分21A和22A的形状，并且与其连接。亦即，端电极31按跨越介电体12
的三个侧表面12B、12C和12D的方式设置在介电体12的外侧，而端电极32
按跨越介电体12的三个侧表面12B、12D和12E的方式设置在介电体12的外
侧。
而且，这些成对的端电极31和32，在介电体12的对置长边侧表面12B
和12D沿方向X相互隔开宽度W1，以便彼此绝缘。宽度W1基本上与引线部
分21A和22A的非搭接宽度相等，并且最好是0.3-0.5mm。
按此方式，在本实施例中，内电极21和22形成电容器的对置电极。与内
电极21连接的端电极31靠近多层电容器10的图示右侧设置，而与内电极22
连接的端电极32靠近多层电容器10的左侧设置。
因此，根据本发明的多层电容器10是两端子结构的多层电容器，其中端
电极31和32设置在长方体形状的介电体12的全部四个侧表面12B-12E。
以下，将说明根据本实施例的多层电容器10的作用。
根据本实施例的多层电容器10，在通过层叠多个电介质片而形成长方体形
状的介电体12中，按层夹在电介质片之间的方式，交替设置两类内电极21和
22。这些两类内电极21和22设置成为，在电介质片层叠方向伸出时其位置关
系互不搭接，并且跨越介电体12的三个侧表面而引出。而且，两个端电极31
和32设置在介电体12的外侧，跨越介电体12的三个侧表面。这两个端电极
31和32分别与两类内电极21和22连接。
因此，在两类内电极21和22中，除了如图1中的箭头X所示的电流的主
流动之外，还有产生如箭头Y所示的反向电流的位置。
因此，在电流按相反方向流动的位置产生了磁场被抵消的作用，与此同时，
出现能够降低多层陶瓷电容器10本身的寄生电感的效果，ESL被降低了。
由于上述原因，根据本实施例的多层电容器10，实现了多层电容器10的
ESL的极大降低，能够抑制电源电压的波动，电容器可以适合用做去耦电容器。
而且，通过在介电体12中设置多个两类内电极21和22，使得多层电容器
10中不仅产生静电电容，而且还使得抵消磁场的作用更大，电感更大地被降低，
进一步降低了ESL。
当制造根据本实施例的多层电容器10时，通过层叠形成为矩形或其它四
边形形状的电介质片，可以形成长方体形状的介电体12。结果，提高了电容器
的生产率。
而且，正如在本实施例中，通过形成引线部分21A和22A，当在电介质片
的层叠方向伸出时其位置关系互不搭接，两个端电极31和32能够可靠地设置
在介电体12的外侧，跨越介电体12的三个侧表面，而相互不会短路。
第二实施例
以下将参考图4和图5说明本发明的第二实施例。而且，与第一实施例说
明的部件相同的部件标以相同的参考标号，并且省略重复的说明。
在本实施例中，如图4和图5所示，每个第一类型内电极即内电极21具
有引线部分21A，其按扩展到左和右短边侧表面12C和12E的方式延伸，在后
部跨越长边侧表面12D。而且，每个第二类型内电极即内电极22具有引线部
分22A，其按扩展到左和右短边侧表面12C和12E的方式延伸，在前部跨越长
边侧表面12B。
而且，与此同时，端电极31在后部从长边侧表面12D延伸到左和右短边
侧表面12C和12E，而端电极32在前部从长边侧表面12B延伸到左和右短边
侧表面12C和12E。
由于上述原因，根据本实施例，电流的主流向如图4的箭头Y所示。通过
使其短于第一实施例，可以实现ESL更为降低的多层电容器10。
而且，本发明不限于上述实施例，在本发明的范围内可以按各种方式改进。
例如，在根据第一和第二实施例的多层电容器10中，存在每种四片、或者说
是总数为八片的内电极。但是在本发明中，内电极的数量并不限于此。它们可
以更多。例如，可以设置数十或数百层内电极。
实例
以下将利用特定例子说明本发明，但是本发明并不限于这些例子。在这些
例子中，使用网络分析仪把S参数转换为阻抗，确定以下电容器样品的ESL。
首先，将详细说明电容器样品。亦即，使用通常用做电容器的两端子式多
层电容器作为样品1，使用如图10所示的传统降低ESL的两端子式多层电容
器作为样品2，使用如图5所示的根据本实施例的两端子式多层电容器作为样
品3，并且确定它们的ESL。
并且，测量各个样品阻抗特性，作为结果。结果如图6所示。如图6的曲
线所示，证实阻抗的最小值按照样品1、2和3的顺序变得更小。而且，当确
定ESL时，样品1的ESL是1420pH，样品2的ESL是380pH，样品3的ESL
是172pH。亦即，在根据本发明的本实施例的样品3中，证实ESL极大地降低。
由以下公式2确定ESL：
2nf0＝1/(ESL·C)
其中，f0是自谐振频率，
C是静电电容。
等效串联电阻(ESR)在自振频率f0的关系如图7所示。
作为这里使用的样品的尺寸，当引出两类内导体的介电体的侧表面之间的
距离定为“尺寸L”，并且与引出内导体的介电体的侧表面垂直的两个侧表面
之间的距离定为“尺寸W”，样品1具有3.2mm的尺寸L和1.6mm的尺寸W，
而样品2和样品3具有1.6mm的尺寸L和3.2mm的尺寸W。而且，样品1的
静电电容是1.06μF，样品2是1.01μF，样品3是1.02μF。