(2)背景技术
双载子互补式金氧半导体(BiCMOS)集成电路在单一晶片上结合双载子晶体
管(BJT)与互补式金氧半导体(CMOS)，并具备制程上多种功能的优点。因此，
BiCMOS集成电路具备BJT速度上的优势与较好的类比，并具有CMOS低耗能与高
集成度的优点。
为了在所想要的时间结束蚀刻制程，蚀刻速率与蚀刻末端点必须小心地予以
监视与控制。在半导体制程中，不适当的蚀刻与过度蚀刻会导致不好的薄膜图案。
举例来说，在微米与毫微米范围中用在具有薄膜层的半导体元件，不适当蚀刻与
过度蚀刻会导致想要的层不适当的移除或过度的移除。当移除想要的层为绝缘层
或导电层，不适当的移除想要的层会各自地导致电的断路与电的短路现象。同时，
假如过度地蚀刻，通过底切或用力击(punch)会发生不足以限定薄膜图案。在制
造半导体元件中不适当或过度蚀刻时间会更进一步地引导不佳的可靠程度。半导
体晶片是非常昂贵的，所以许多有关制程步骤，如在蚀刻步骤中需要正确控制蚀
刻末端点是非常重要的。
蚀刻末端点必须正确预测与发现，才能使其停止于意外的蚀刻。由于在薄膜
层厚度与构造不但和蚀刻温度，流动，且与浓度变化有关，所以蚀刻速率，蚀刻
时间与蚀刻末端点是很难去进行预测的。因此，蚀刻速率是依赖多种的因素，包
括蚀刻剂浓度，蚀刻剂温度，薄膜厚度与薄膜特性等等。精确地控制这些因素是
需要非常昂贵的器具，例如浓度的控制。
而基于上述的这些原因，极欲寻求一种用以监控双载子晶体管射极窗蚀刻制
程的方法，以减少底材过度蚀刻的问题。
(5)具体实施方式
本发明的方法可被广泛地应用到许多半导体设计中，并且可利用许多不
同的半导体材料制作，当本发明以一较佳实施例来说明本发明方法时，习知
此领域的人士应有的认知是许多的步骤可以改变，材料及杂质也可替换，这
些一般的替换无疑地亦不脱离本发明的精神及范围。
其次，本发明用示意图详细描述如下，在详述本发明实施例时，表示半
导体结构的剖面图在半导体制程中会不依一般比例作局部放大以利说明，然
而不应以此作为有限定的认知。此外，在实际的制作中，应包括长度、宽度
及深度的三维空间尺寸。
图1A至图1F为本发明一较佳实施例的用以监控双载子晶体管射极窗蚀
刻制程的方法的截面剖视图。
参照图1A所示，图中描述集成电路的制程，包括硅底材100与场氧区域
102皆利用传统的双载子互补式金属氧化半导体晶体管的制程。形成场氧区域
102当作元件的隔离结构于底材100的表面上。场隔离结构周围的区域适用于
元件的产生与限定元件的双载子晶体管。藉由局部热氧化硅的技术形成场氧
隔离区域102。然后，形成二氧硅层104于底材100与场氧化区102上。二氧
硅层104的厚度介于100至500埃之间。由于此二氧化硅层104使蚀刻监视
器容易检测蚀刻终点。原因为二氧化硅层104与底材100的蚀刻选择比不相
同。接着，形成第一介电层106于二氧化硅层104上。第一介电层106至少
包括氮化硅。第一介电层106的厚度介于300至500埃之间。藉由低压化学
气相沉积法形成第一介电层106。
举例来说，一n型硅底材100可形成不同的被动元件与主动元件，包括p-
通道互补式金属氧化半导体晶体管与双载子晶体管。在典型BiCMOS制程，n+
锑被植入进入到p型底材，形成NPN双载子晶体管或PMOS元件。同样地p-型
式硼被植入以形成p+井，形成NMOS元件。
藉由光罩形成场氧化区102以限定出氧化成长区域。沉积第一介电层106
与藉由光罩图案化，在场氧化区域102上移去第一介电层106处，以可放置
主动元件。然后蚀刻这些区域进入取向附生的层。藉由局部氧化法成长场氧
化区以隔离主动元件与被动元件。
参照图1B，沉积第一光阻层(未显示在图上)在第一介电层106上。藉
由传统的微影技术使第一光阻层具有一开口。然后，藉由第一光阻层为罩幕，
蚀刻第一介电层106。接着，移除掉部分第一介电层106以暴露出二氧化硅层
104以限定出双载子晶体管的区域。然后，沉积第一半导体层108在二氧化硅
层104上。第一半导体层108至少包括非晶硅与多晶硅。第一半导体层108
的厚度介于500至3000埃之间。同时植入多数p-型式离子至第一半导体层108
中，藉以利用硼离子植入。然后，沉积第二介电层110于第一半导体层108
上。第二介电层110至少包括氮化硅。第二介电层110的厚度介于1000至5000
埃之间。藉由低压化学气相沉积法(LPCVD)、等离子体增益化学气相沉积法
(PECVD)或常压化学气相沉积法(APCVD)形成第二介电层110。
参照图1C，沉积第二光阻层(未显示在图上)于第二介电层层110上。
藉由传统的微影技术使第二光阻层具有一开口。然后，藉由第二光阻层为罩
幕，蚀刻第二介电层层110与第一半导体层108。此蚀刻步骤停止于二氧化硅
层104上以限定出双载子晶体管的射极区域111。藉由非等向性蚀刻形成射极
区域111。
参照图1D，蚀刻二氧化硅层104于第一半导体层108之下。蚀刻的方式
为采用等向性蚀刻法。等向性蚀刻法在第一半导体层108的下造成底切现象。
然后，沉积第二共形半导体层112于底材100上，射极区域的侧壁上与第二
介电层110上。第二共形半导体层112至少包括非晶硅与多晶硅。第二共形
半导体层112的厚度介于100至200埃之间。在本发明中，第二共形半导体
层112最佳的厚度为120埃。将第二共形半导体层112填满于第一半导体层108
上，射极区域111上与底切处。
参照图1E，氧化第二共形传导性层112以形成氧化层112a。同时植入多
个p-型式离子至底材100中，藉以利用硼离子植入。然后，沉积第三介电层
(未显示于图上)于氧化层112a上与射极区域111上。第三介电层至少包括
氮化硅。然后，回蚀第三介电层以形成在双载子射极区域111侧壁上的氮化
硅间隙壁114。
参照图1F，藉由等向性蚀刻法蚀刻氧化层112a。然后，沉积第三共形半
导体层116于底材100，第二介电层110与间隙壁114之表面上。最后，植入
多个n-型式离子至第三共形半导体层116中，藉以利用砷离子植入。
根据本发明提供的一种用以监控双载子晶体管射极窗蚀刻制程的方法，
具有下述的优点：可获得较佳品质并可以藉由蚀刻监视器容易控制底材免于
造成过度蚀刻的现象。
当然，本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说
明本发明，而并非用作为对本发明的限定，只要在本发明的实质精神范围内，对
以上所述实施例的变化、变型都将落在本发明权利要求书的范围内。