具有至少两个时钟系统的集成电路.pdf

图2被视为一个ASIC的概要框图，如图1中对于现有技术较详细但仍是概要
表示的那样，而这里加入了根据本发明的特征。

ASIC具有两个时钟树形网络CT1，CT2，两个时钟输入端TE1，TE2，在
常规工作中第一时钟CK1及第二时钟CK2通过这些时钟输入端及通过第一或第
二受控开关MU1及MU2被传送到第一或第二时钟树形网络CT1，CT2。在常规
工作中每个开关的第一输入端“A”被开通。此外一个导线从时钟输入端TE1
连接到第二受控开关MU2的第二输入端“B”。

第一开关MU1的输出端不是直接连接到第一时钟树形网络CT1，而是经过
一个PLL单元PL1与其连接。这里时钟被输入单元PL1的参考输入端REF，而它
的第二输入端FBE通过一个延时单元DEL与时钟树形网络TE1的输出端相连接
。并非绝对需要的该延时单元DEL的任务是补偿在受控开关MU1中出现的时钟
延时。因此延时单元DEL的延迟时间应相应于开关MU1的延时，正是由于这个
原因在实际中使用与开关MU1相同类型的一个“静止”开关作为延时单元DEL

如从图2中还可看到的，ASIC的最后一个时钟树形网络的输出端，即这里
自然是第二时钟树形网络CT2的输出端被连接到第一受控开关MU1的第二输入
端“B”，这在常规工作中不起任何作用。但对于譬如自测试(“BIST”)这两
个开关MU1，MU2被转换到各个输入端“B”，于是仅将第一时钟CK1作为公
共时钟有效地输入ASIC，并且通过第二开关MU2及第二时钟树形网络CT2输入
到第一受控开关MU1的输入端“B”。时钟从那里到达PLL单元PL1的参考输
入端REF。因此通过整个第二时钟树形网络CT2传送的时钟仅用作相位调节环
PL1-CT1-DEL的参考时钟。

在根据图3的变型中设有三个时钟树形网络CT1，CT2，CT3，在常规工作
中它们从时钟输入端TE1，TE2，TE3各得到三个时钟CK1，CK2，CK3中的一
个。如根据图2那样，时钟通过受控开关MU1，MU2，MU3并-对于头两个时
钟树形网络CT1，CT2-通过一个PLL单元PL1或PL2传送。在此情况下头两个
时钟树形网络CT1，CT2的输出时钟各经过一个延时单元DEL输入到PLL单元
PL1，PL2的反馈输入端FBE。

图2中所示的本发明构思被进一步扩展，在专门的工作状态、如“BIST”
工作状态中通过三个开关MU1，MU2，MU3的转换仍仅使用第一时钟CK1。
在此情况下它通过第三时钟树形网络CT3作为参考时钟输入到PLL单元PL1，
PL2的参考输入端REF，以使得这时所有三个时钟树形网络CT1，CT2，CT3以
所需方式被共同时钟控制。

显然，本发明可类似地使用在n个时钟系统中，其中仅需要(n-1)个PLL
单元。在任何情况下可保证传输时间的动态适配及可补偿制造工艺的偏差。