堆栈闸极快闪存储装置的制造方法 【技术领域】
本发明涉及半导体晶体管的制造技术，尤其是一种可缩短堆栈闸极间距的堆栈闸极快闪存储装置的制造方法。背景技术
图1A-图8C显示了中国台湾第90120490号专利申请案中所揭露的堆栈闸极快闪存储装置的制造方法。其中，XA图为上视图，而XB、XC图为XA图中沿XX’及YY’的剖面图。
首先，如图1A、1B及1C所示，提供一硅基底20，在硅基底20上依序沉积一氧化层21、氮化层22、氧化层23、氮化层24，并蚀刻该些沉积层及硅基底20而形成深及硅基底20中、做为浅沟隔离(STI)用的凹槽261。沿凹槽261的底部及侧壁生成一衬氧化层(lining oxide)25，并在以凹槽261中填满绝缘用的氧化层26。
接着，如图2A、2B、2C所示，利用蚀刻步骤移除氮化层24及氧化层23，由于在进行氧化层23的蚀刻时，氧化层26亦会被蚀刻，因此部份氧化层26的侧壁同时被移除。如此，使得氧化层26在YY’方向的剖面上形成一梯状侧壁。
然后，如图3A、3B、3C所示，再利用蚀刻步骤将氮化层22、氧化层21移除，形成曝露主动区(active area)硅基底20表面的凹槽262，而完成一具有梯状侧壁氧化层的浅沟隔离结构。
再来，如图4A、4B、4C所示，在被曝露的硅基底20表面生成一闸极氧化层27。再沉积一多晶硅层28。由于氧化层26的梯状侧壁，使得多晶硅层28在凹槽262上方形成「v」字型的凹陷。
接着，如图5A、5B、5C所示，回蚀多晶硅层28，仅残留部份于凹槽262中，做为浮接闸极之用。由于多晶硅层28在凹槽262上方有「v」型凹陷，使得回蚀的结果，将使位于凹槽262中的浮接闸极在YY’方向剖面上，其中间形成凹陷部282而两侧则突出形成尖端部281。
然后，如图6A、6B、6C所示，对氧化层26进行蚀刻，再将部份侧壁移除而使多晶硅层28地尖端部281露出。在多晶硅层28表面生成一闸极氧化层29，沉积一多晶硅层30，以做为控制闸极之用。由于多晶硅层28中间具有凹陷部282，因此在控制闸极的相对处会形成突出部301。对堆栈的浮接、控制闸极进行蚀刻，而形成曝露硅基底20表面的凹孔302及303，以将每一条堆栈闸极切割。
再来，如图7A、7B、7C所示，对氧化层26及隔离浅沟261中的衬氧化层25进行蚀刻，使同一行的凹孔302连通形成一条曝露硅基底20表面的凹槽302’。利用离子植入法，在凹槽302’、凹孔303底部的硅基底20中分别形成多条共同源极掺杂区201、及多个汲极掺杂区202。其中，汲极掺杂区202再经过一回火(anneal)步骤，使其掺杂离子向外扩散至浮接闸极28的下方。
最后，如图8A、8B、8C所示，沉积一介电层(氧化层)31，并在介电层31中形成介层孔311。沉积并定义一做为导线及插塞用的金属层32，使同一列存储单元的汲极掺杂区电性连接。
然而，在上述的堆栈闸极快闪存储装置的制造方法中，由于使用金属插塞撷取源、汲极的信号，使得两个堆栈闸极间之间距因受介层孔的影响而很难缩短；同时，汲极的电压亦必需从基底中的汲极区直接耦合至浮接闸极，使得汲极区的两侧必需扩展至浮接闸极下方。发明内容
为了解决上述问题，本发明提供一种堆栈闸极快闪存储装置的制造方法，使用多晶硅层做为插塞，可缩短堆栈闸极的间距，且汲极掺杂区不需向外扩展至浮接闸极下方。
本发明的一目的在于提供一种堆栈闸极快闪存储装置的制造方法，包括以下步骤：提供一基底。在该基底上形成复数堆栈闸极，每一堆栈闸极包括一第一绝缘层、位于该第一绝缘层上的一第一闸极层、位于该第一闸极层上的一第二绝缘层、位于该第二绝缘层上的一第二闸极层以及位于该第二闸极层上的第三绝缘层。在该些堆栈闸极之间形成在该基底中的复数源极及汲极掺杂区。在该些堆栈闸极侧壁形成一间隙壁。在该些堆栈闸极间填满一第一导电层。在与该源极掺杂区连接的该第一导电层上形成一第四绝缘层。沉积一第二导电层，该第二导电层与该汲极掺杂区上方的第一导电层连接，并藉由该第四绝缘层与该源极掺杂区上方的第一导电层绝缘。
本发明的另一目的在于提供一种堆栈闸极快闪存储装置的制造方法，包括以下步骤：提供一基底。在该基底上依序沉积一第一及第二沉积层。在该第二、第一沉积层及该基底中形成一深及该基底中的第一凹槽。形成一填满该第一凹槽的第一绝缘层。移除该第二沉积层而露出该第一绝缘层侧壁。蚀刻该第一沉积层及该第一绝缘层，而在该第一绝缘层形成一梯状侧壁，并移除该第一沉积层而形成一曝露该基底的第二凹槽。在该曝露的基底表面形成一第二绝缘层。沉积一第一闸极层并回蚀而使该第一闸极层位于该第二凹槽中且在该第一闸极层中间及侧边分别形成一凹陷部及尖端部。蚀刻该第一绝缘层而使该第一闸极层的尖端部露出。在该第一闸极层表面形成一第三绝缘层。沉积一第二闸极层填满该第二凹槽。在该第二闸极层上沉积一第四绝缘层。依序蚀刻该第四绝缘层、第二闸极层、该第三绝缘层、该第一闸极层及该第二绝缘层，形成曝露该基底的复数第三凹槽。在被该些第三凹槽曝露的该基底中形成一汲极及源极掺杂区，而形成至少一列存储单元。在该第三凹槽的两侧侧壁形成一间隙壁。在该第三凹槽中填满一第一导电层。
藉此，本发明在控制闸极与浮接闸极中形成相对的尖端部与凹陷部，有利于热电子由浮接闸极穿隧到控制闸极(抹除时)或由控制闸极穿隧到浮接闸极(写入时)的运动；同时，将汲极掺杂区扩大至浮接闸极下方，使其电位可耦合至浮接闸极，帮助控制闸极产生吸引热电子运动的电场，降低控制闸极需要的偏压值，亦因此可以藉由汲极掺杂区电位的不同，可以一次仅抹除一个存储单元。
以下，就图式说明本发明的一种堆栈闸极快闪存储装置制造方法的实施例。附图说明
图1A-图8C显示了一传统堆栈闸极快闪存储装置的结构；
图9A-图15C显示了本发明一实施例中堆栈闸极快闪存储装置的制造方法。
符号说明：20、40-硅基底；201、401-汲极掺杂区；202、402-源极掺杂区；21、23、25、26、27、29、31、41、43、45、46、47、49、51、55-氧化层；28、48-浮接闸极；30、50-控制闸极；32-金属层；22、24、42、44、52-氮化层；261、262、461、462-凹槽；302、303、502、503-凹孔；281、481-浮接闸极尖端部；282、481-浮接闸极凹陷部；301、501-控制闸极突出部；311-介层孔；53-间隙壁；54、56-多晶硅层。具体实施方式
图9A-图15C显示了本发明一实施例中堆栈闸极快闪存储装置的制造方法。其中，XA图为上视图，而XB、XC图为XA图中沿XX’及YY’的剖面图。
首先，如图9A、9B及9C所示，提供一硅基底40，在硅基底40上依序沉积一氧化层41、氮化层42、氧化层43、氮化层44，并蚀刻该些沉积层及硅基底40而形成深及硅基底40中、做为浅沟隔离(STI)用的凹槽461。沿凹槽461的底部及侧壁生成一衬氧化层(lining oxide)45，并在以凹槽461中填满绝缘用的氧化层46。
接着，如图10A、10B、10C所示，利用蚀刻步骤移除氮化层44及氧化层43，由于在进行氧化层43的蚀刻时，氧化层46亦会被蚀刻，因此部份氧化层46的侧壁同时被移除。如此，使得氧化层46在YY’方向的剖面上形成一梯状侧壁。
然后，如图11A、11B、11C所示，再利用蚀刻步骤将氮化层42、氧化层41移除，形成曝露主动区(active area)硅基底40表面的凹槽462，而完成一具有梯状侧壁氧化层的浅沟隔离结构。
再来，如图12A、12B、12C所示，在被曝露的硅基底40表面生成一闸极氧化层47。再沉积一多晶硅层48。由于氧化层46的梯状侧壁，使得多晶硅层48在凹槽462上方形成「v」字型的凹陷。
接着，如图13A、13B、13C所示，回蚀多晶硅层48，仅残留部份于凹槽462中，做为浮接闸极之用。由于多晶硅层48在凹槽462上方有「v」型凹陷，使得回蚀的结果，将使位于凹槽462中的浮接闸极在YY’方向剖面上，其中间形成凹陷部482而两侧则突出形成尖端部481。
然后，如图14A、14B、14C所示，对氧化层46进行蚀刻，再将部份侧壁移除而使多晶硅层48的尖端部481露出。在多晶硅层48表面生成一闸极氧化层49，沉积一多晶硅层50，以做为控制闸极之用。由于多晶硅层48中间具有凹陷部482，因此在控制闸极的相对处会形成突出部501。再依序沉积一氧化层51及氮化层52。对如此的堆栈闸极进行蚀刻，而形成曝露硅基底40表面的凹孔502及503，以将每一条堆栈闸极切割。接着，在凹孔502、503底部的硅基底40中分别形成多个源极掺杂区401、及汲极掺杂区402。
最后，如图15A、15B、15C所示，沉积一氧化层并回蚀，而在堆栈闸极侧壁形成一间隙壁(spacer)53，并再沉积一多晶硅层54填满凹孔502、503，以做为撷取源、汲极信号的插塞。经由沉积及微影蚀刻步骤，在凹孔502上方形成一氧化层55，再沉积一多晶硅层56，藉此使得多晶硅层56与凹孔503中的多晶硅层54连接，且与凹孔502中的多晶硅层54绝缘。
在本实施例中，与上述习知技述的最大不同处在于将撷取源、汲极信号的组件由原来的金属层更改为多晶硅层，因而使两堆栈闸极间的插塞结构不同；此外，由于多晶硅层上的电位可以经由厚度很薄之间隙壁直接耦合至浮接闸极，因此，汲极掺杂区便不需扩展至浮接闸极下方。因此，本实施例可以在堆栈闸极间具有较小的宽度而可以使存储单元的面积缩小。
虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当以权利要求书所界定者为准。