无焊线式半导体装置及其封装方法 【技术领域】
本发明涉及无焊线式半导体装置及其封装方法，尤指一种免焊金属线的半导体装置的制造过程，通过由引线架延展的叠层基材，以预定长度延伸轧压成个别接脚端子，而直接焊接在半导体晶片的表面接点上。
背景技术
常见的半导体装置，例如晶体管外壳(TO)封装的功率金属氧化物半导体场效应晶体管(MOSFET：Metal-oxide-semiconductorField Eeffect Transistor)、绝缘栅极双极性晶体管(IGBT)、双极结晶体管(BJT)、功率二极管(DIODE)、或整流器(RECTIFIER)等的高电流功率晶体管。在上述传统的制造过程中，晶片接点与接脚端子间都需要经由焊接金属线而电连接。由于该细微加工过程造成导通电流较易局限在焊接点附近，而使封装后的元件的可靠性较差，并且该金属线的截面极细小，金属线本身的电阻值大，因此漏极/源极(或集电极/发射极)的导通电阻(即RDS-ON)变大，使导通电流变小。故传统半导体装置功率损耗大，且伴随产生较大热量，进而影响其产品使用寿命。故，如何降低导通电阻，以增加导通电流，提高产品特性，是从事高功率半导体的研究者急欲解决的课题。
台湾第404031号发明专利公告揭示了一种“连接半导体晶片至引线框架之系统与方法及引线框架之接合支撑装置”，系统主要包括：
一立体引线框架，其包含：一第一引线，具有第一基座部分，第一引线尖端，及第一径向轴线；一第二引线，具有第二基座部分，第二引线尖端，及第二径向轴线；第一及第二引线形成为实际彼此相邻，并且第二引线有一阶梯形部分，致使第一及第二引线的引线尖端在Z-方向及在Y-方向分开(其中Y-方向平行于引线的径向轴线及X-方向与相邻引线相交)。及，一接合支撑装置，供接合时固持上述立体引线框架，该支撑装置包含：一支撑体，形成有一槽，该槽具有第一表面在第一高度，第一表面供支撑第二引线尖端；一第二表面在支撑体上形成第二高度，并实际靠近第一表面，第二表面供支撑第一引线尖端；其中，第一高度及第二高度彼此移位。
从上述专利可知，第一引线尖端比第二引线尖端具有突伸部分，该设计是为了使晶片单位面积内能够容纳更多的引线，因此第一引线与第二引线在水平方向及垂直方向彼此移位错开，并且该引线与晶片接点间需通过焊金属线连接。
因此，本发明人朝向利用引线架延展的叠层基材，以预定长度延伸轧压成个别接脚端子，而直接焊接在半导体晶片表面接点上的方向思考，发现该方式不但可免除金属焊线，并且可降低导通电阻，提高导通电流，更可减少其发热量，同时使制造过程单纯化并提高合格率及降低封装成本，进而完成本发明。
【发明内容】
本发明的目的在于提供一种无焊线式半导体装置。
本发明地另一目的在于提供一种无焊线式半导体装置的封装万法。
为了实现上述第一个目的，本发明提供一种无焊线式半导体装置，其包括一引线架，其一端形成有一扩大的设接面，并引出有一接脚端子；一半导体晶片附着在引线架的设接面上，底面至少有一接点与引线架成电气性连接；该半导体晶片表面包含至少一接点，并引出有个别接脚端子，其中：该半导体晶片表面接点与个别接脚端子间的连接，并无金属焊线，该连接是由引线架延展的基材相对于设接面形成有一叠层，该叠层并以预定长度延伸轧压成一体的接脚端子及个别的接脚端子，并直接将该个别接脚端子焊接在半导体晶片表面至少一接点上。
为了实现上述第二个目的，本发明提供一种无焊线式半导体装置的封装方法，该方法依次包括：首先将导电性金属基材轧压出引线架雏形，该引线架雏形一端包含有一扩大的设接面，另一端延伸有一展开面，及在两者界面之间，轧压至少有一道凹槽；该展开面外侧端伸设有一接脚端子，及在该接脚端子一侧/或两侧各经由支撑片连接一支/或两支分离的个别接脚端子，而该一支/或两支分离的个别接脚端子的内侧端朝内侧方向延伸有一预定长度；将上述引线架雏形轧压成立体引线架，使接脚端子与展开面及设接面间形成有一高低落差，不在相同平面上；将半导体晶片附着在引线架的扩大设接面上，底面至少有一极接点与引线架成电气性连接，及在半导体晶片表面涂覆绝缘胶；通过锡炉，经锡球移载装置将锡球移植在半导体晶片表面的另一极/或二极的接点上；将引线架展开面的一端，朝向设接面的一端折压叠覆，并使一支/或两支分离的个别接脚端子分别覆接在半导体晶片表面的一极/或二极接点上，再通过烤箱加热并加压，使锡球熔融而与个别接脚端子成电气性连接，并裁断支撑片；最后，经陶瓷或塑胶铸模材料封装。
利用本发明无焊线式半导体装置及其封装方法，可大大地降低导通电阻，因而增加了导通电流，减少了发热量。并且，制造过程中可省略焊金属线，故可使制造过程单纯化及提高合格率，进而降低封装成本。
【附图说明】
图1为本发明无焊线式半导体装置构成的立体示意图，其中铸模材料用假想线表示；
图2a至图2f为本发明无焊线式半导体装置的封装步骤的立体示意图；图2a’为图2a中的局部放大图；
图3为本发明无焊线式半导体装置封装的中间步骤的侧视示意图；
图3a为图3中的局部放大图；
图4为本发明无焊线式半导体装置完成封装步骤的侧视示意图，其中铸模材料用假想线表示；
图4a为图4中的局部放大图。
【具体实施方式】
首先说明，本发明涉及的半导体装置，例如使用在电子电路元件晶体管外壳(TO)封装的功率金属氧化物半导体场效应晶体管(MOSFET)、或者绝缘栅极双极性晶体管(IGBT)等的高电流功率晶体管，上述半导体装置为垂直式布局，即漏极(Drain)/或集电极(Collector)在下面，而源极(Source)/或发射极(Emitter)及栅极(Gate)/基极(Base)在上面的布局方式，其中该功率元件亦可包含功率二极管(DIODE)、整流器(RECTIFIER)及双极结晶体管(BJT)等。以下将结合附图和实施例来说明本发明的无焊线式半导体装置及其封装方法。
如图1所示，本发明无焊线式半导体装置1的基本构造与常见的构造相同，都包括一引线架2，其一端形成有一扩大的设接面20，并引出有一接脚端子23；一半导体晶片3附着在引线架2的设接面20上，底面至少有一接点(如漏极D)，与引线架2成电气性连接，该半导体晶片3表面包含至少一接点(如栅极G、源极S等)，并引出有个别接脚端子24、25。
本发明不同之处在于，引线架2另一端的基材向外展延，相对于扩大的设接面20形成有一叠层21，该叠层21与设接面20间有一端连接着，并且在连接端界面的内侧轧压有小于壁厚的凹槽22。该叠层21并以一预定长度延伸，轧压有一体的接脚端子23及个别的接脚端子24、25。上述半导体晶片3的表面接点(栅极G/源极S)与个别接脚端子24、25间的连接并无金属焊线，而直接将该个别接脚端子24、25焊接在半导体晶片3表面接点(栅极G/源极S)上。如此，半导体晶片3表面接点(栅极G/源极S)与个别接脚端子24、25间可免除焊金属线，且两者间的附着面积变大，及有增大体积的接脚端子，因此可降低导通电阻，增加导通电流及更好地减少发热量。
以下结合图2a至图2f、图3、图3a、图4和图4a来说明本发明无焊线式半导体装置1的封装方法，其包括下列步骤：
步骤一：如图2a所示，首先将导电性金属基材轧压出引线架雏形2’，该引线架雏形2’的一端包含有一扩大的设接面20，另一端延伸有一展开面21’，及在两者界面之间轧压至少有一道凹槽22，较佳为连续轧压两道三角形凹槽22。该展开面21’外侧端伸设有一接脚端子23，及在该接脚端子23两侧经由支撑片26连接有多个分离的个别接脚端子24、25，该多个分离的个别接脚端子24、25的内侧端朝内侧方向延伸有一预定长度；
步骤二：如图2b所示，将上述引线架雏形2’轧压成立体引线架2，使接脚端子23、24、25与展开面21’及设接面20间形成有一不在相同平面上的高低落差，该高低落差约略大于半导体晶片3的厚度；
步骤三：如图2c所示，将半导体晶片3附着在引线架2的扩大设接面20上，底面至少有一极接点(漏极D)与引线架2成电气性连接，及在半导体晶片3表面涂覆一层绝缘胶；
步骤四：如图2d所示，通过锡炉，经锡球移载装置(图中未示，此为常见设备)将锡球4移植在半导体晶片3表面的接点(栅极G/源极S)上；
步骤五：如图2e所示，将引线架2展开面21’的一端朝向设接面20的一端压折叠覆形成一密接的叠层21，并使分离的多个个别接脚端子24、25分别覆接在半导体晶片3的表面接点(栅极G/源极S)上，再通过烤箱加热并加压，使锡球4熔融而与个别接脚端子24、25成电气性连接，并裁断支撑片26使成分离的脚位；
步骤六：如图2f所示，最后，经陶瓷或塑胶铸模材料5封装。
如上所述，在本发明无焊线式半导体装置的封装方法中，由于制造过程中可省略焊金属线，因此可使制造过程单纯化、提高合格率，降低封装成本。
以上仅为本发明的较佳实施例，并不局限本发明的封装形式及其实施范围，可以理解的是，上述封装方法不仅适用于三支脚位的半导体装置，对于两支脚位的半导体装置，例如功率二极管或整流器等同样适用，即，在不偏离本发明所做的均等变化与修饰，应仍属本发明的涵盖范围。