无焊线式半导体装置及其封装方法技术领域
本发明涉及无焊线式半导体装置及其封装方法,尤指一种
免焊金属线的半导体装置的制造过程,通过接脚端子的基材以
预定长度延伸,直接焊接在半导体晶片的表面接点上。
背景技术
常见的半导体装置,例如晶体管外壳(TO)封装的功率金属
氧化物半导体场效应晶体管(MOSFET:Metal-oxide-
semiconductor Field Eeffect Transistor)、绝缘栅极双极性晶体管
(IGBT)、双极结晶体管(BJT)、功率二极管(DIODE)、或整流器
(RECTIFIER)等的高电流功率晶体管。在上述传统半导体装置
的制造过程中,晶片接点与接脚端子间不可避免地通过焊接金
属线连接,由于该细微加工过程造成导通电流较易局限在焊接
点附近,而使封装后的元件的可靠性较差,并且该金属线的截
面极细小,金属线本身的电阻值大,因此漏极/源极(或集电极/
发射极)的导通电阻(即RDS-ON)变大,使导通电流变小。故传
统半导体装置功率损耗大,且伴随产生较大热量,进而影响其
产品使用寿命。故,如何降低导通电阻,以增加导通电流,提
高产品特性,是从事高功率半导体的研究者急欲解决的课题。
台湾第404031号发明专利公告揭示了一种“连接半导体晶
片至引线框架之系统与方法及引线框架之接合支撑装置”,系
统主要包括:
一立体引线框架,其包含:一第一引线,具有第一基座部
分,第一引线尖端,及第一径向轴线;一第二引线,具有第二
基座部分,第二引线尖端,及第二径向轴线;第一及第二引线
形成为实际彼此相邻,并且第二引线有一阶梯形部分,致使第
一及第二引线的引线尖端在Z-方向及在Y-方向分开(其中Y-方
向平行于引线的径向轴线及X-方向与相邻引线相交)。及,一
接合支撑装置,供接合时固持上述立体引线框架,该支撑装置
包含:一支撑体,形成有一槽,该槽具有第一表面在第一高度,
第一表面供支撑第二引线尖端;一第二表面在支撑体上形成第
二高度,并实际靠近第一表面,第二表面供支撑第一引线尖端;
其中,第一高度及第二高度彼此移位。
从上述专利可知,第一引线尖端比第二引线尖端具有突伸
部分,该设计是为了使晶片单位面积内能够容纳更多的引线,
因此第一引线与第二引线在水平方向及垂直方向彼此移位错
开,并且该引线与晶片接点间需通过焊金属线连接。
因此,本发明人朝向利用个别接脚端子的基材以预定长度
延伸,而直接焊接在半导体晶片的表面接点上的方向思考,发
现该方式不但可免除金属焊线,并且可降低导通电阻,提高导
通电流,更可减少其发热量,同时使制造过程单纯化并提高合
格率及降低封装成本,进而完成本发明。
发明内容
本发明的目的在于提供一种无焊线式半导体装置。
本发明的另一目的在于提供一种无焊线式半导体装置的封
装方法。
为了实现上述第一个目的,本发明提供一种无焊线式半导
体装置,其包括一引线架,其一端形成有一扩大的设接面,另
一端伸设有一接脚端子;一半导体晶片附着在引线架的扩大设
接面上,底面至少有一接点与引线架成电气性连接;该半导体
晶片表面包含至少一接点,引出有个别接脚端子,其中,该半
导体晶片表面接点与个别接脚端子间并无金属焊线连接,是由
其接脚端子的基材以预定长度延伸而直接焊接在半导体晶片表
面接点上。
为了实现上述第二个目的,本发明提供一种无焊线式半导
体装置的封装方法,该方法依次包括:首先将导电性金属基材
轧压出引线架雏形,该引线架雏形一端形成有一扩大的设接
面,另一端伸设有一接脚端子,及该接脚端子一侧/或两侧各经
由支撑片连接一支/或两支分离的个别接脚端子,而该一支/或
两支分离的个别接脚端子的内侧端朝内侧方向延伸有一预定长
度;将上述引线架雏形轧压成立体引线架,其中,接脚端子与
扩大的设接面形成有一不在相同平面上的高低落差,及该一支/
或两支分离的个别接脚分别与扩大设接面成垂直角度设置;将
半导体晶片附着在引线架的扩大设接面上,底面至少一极接点
与引线架成电气性连接;通过锡炉,经锡球移载装置将锡球移
植在半导体晶片表面的另一极/或二极的接点上;将一支/或两
支分离的个别接脚端子各朝中心方向折压,分别覆接在半导体
晶片表面的另一极/或二极接点上,再通过烤箱加热并加压,使
锡球熔融而与个别接脚端子成电气性连接;同时,在其表面喷
上绝缘胶,并且裁断支撑片;最后,经陶瓷或塑胶铸模材料封
装。
利用本发明的无焊线式半导体装置及其封装方法,可大大
地降低导通电阻,因而增加了导通电流,减少了发热量。并且,
制造过程中可省略焊金属线,故可使制造过程单纯化及提高合
格率,进而降低封装成本。
附图说明
图1为本发明无焊线式半导体装置的构成示意图,其中铸
模材料用假想线表示;
图2a至图2f为本发明无焊线式半导体装置的封装步骤的
立体示意图;
图3为本发明无焊线式半导体装置封装的中间步骤的主视
图;
图4为本发明无焊线式半导体装置完成封装步骤的主视
图,其中铸模材料用假想线表示。
具体实施方式
首先说明,本发明涉及的半导体装置,例如使用在电子电
路元件晶体管外壳(TO)封装的功率金属氧化物半导体场效应晶
体管(MOSFET)、或者绝缘栅极双极性晶体管(IGBT)等的高电
流功率晶体管,上述半导体装置为垂直式布局,即漏极(Drain)/
或集电极(Collector)在下面,而源极(Source)/或发射极(Emitter)
及栅极(Gate)/基极(Base)在上面的布局方式,其中该功率元件
亦可包含二极管(Diode)、整流器(RECTIFIER)及双极结晶体管
(BJT)等。以下将结合附图和实施例来说明本发明的无焊线式半
导体装置及其封装方法。
如图1所示,本发明无焊线式半导体装置1的基本构造与
常见的构造相同,都包括一引线架2,其一端形成有一扩大的
设接面20,另一端伸设有一接脚端子21;一半导体晶片3附
着在引线架2的扩大设接面20上,底面至少一接点(如漏极D)
与引线架2成电气性连接,该半导体晶片3表面包含至少一接
点(如栅极G、源极S等),并引出有个别接脚端子22、23。
本发明不同之处在于,该半导体晶片3的表面接点(栅极G/
源极S)与个别接脚端子22、23间,并无金属焊线连接,是由
个别接脚端子22、23的基材以一预定长度延伸,而直接焊接
在半导体晶片3的表面接点(栅极G/源极S)上。如此,半导体
晶片3表面接点(栅极G/源极S)与个别接脚端子22、23间可免
焊金属线,且两者间附着的面积变大,及有增大体积的接脚端
子,因此可降低导通电阻,增加导通电流及更好地减少发热量。
以下结合图2a~图2f及图3和图4来说明本发明无焊线式
半导体装置1的封装方法,其包括下列步骤:
步骤一:如图2a所示,先将导电性金属基材轧压出所设计
的引线架雏形2’的构形,该引线架雏形2’的一端形成有一扩大
的设接面20,另一端伸设有一接脚端子21,及该接脚端子21
两侧各经由支撑片24连接多个分离的个别接脚端子22、23,
该多个分离的个别接脚端子22、23的内侧端朝内侧方向延伸
有一预定长度;
步骤二:如图2b所示,将上述引线架雏形2’轧压成立体
引线架2;其中,接脚端子21与扩大的设接面20形成有一不
在相同平面上的高低落差,另多个分离的个别接脚端子22、23
分别与扩大设接面20形成垂直角度设置;
步骤三:如图2c所示,将半导体晶片3附着在引线架2有
扩大设接面20上,底面至少一接点(漏极D)与引线架2成电气
性连接;
步骤四:如图2d所示,通过锡炉,经锡球移载装置(图中
未示,此为常见设备)将锡球4移植在半导体晶片3的表面接点
(栅极G/源极S)上;
步骤五:如图2e所示,将多个分离的个别接脚端子22、23
各朝中心方向折压,分别覆接在半导体晶片3的表面接点(栅极
G/源极S)上,再通过烤箱加热并加压,使锡球4熔融而与个别
接脚端子22、23成电气性连接;同时,在其表面喷上绝缘胶,
并裁断支撑片24;
步骤六:如图2f所示,最后,经陶瓷或塑胶铸模材料5封
装。
如上所述,在本发明无焊线式半导体装置的封装方法中,
由于制造过程中可省略焊金属线,因此可使制造过程单纯化、
提高合格率,降低封装成本。
以上仅为本发明的较佳实施例,并不局限本发明的封装形
式及其实施范围,可以理解的是,上述封装方法不仅适用于三
支脚位的半导体装置,对于两支脚位的半导体装置,例如功率
二极管或整流器等同样适用,即,在不偏离本发明所做的均等
变化与修饰,应仍属本发明的涵盖范围。