一种双极型晶体管及应用它的半导体装置 【技术领域】
本发明是关于一种双极型晶体管及半导体装置。进一步详细描述的话，是一种关于为降低集电极-发射极之间的饱和电压的双极型晶体管及将这种双极型晶体管和MOS晶体管形成在同一块的衬底上的半导体装置。背景技术
在图5中示出了在同一块的衬底上所形成的NPN型晶体管和NMOS晶体管的现有的半导体装置地结构，图5(a)是它的主视图，图5(b)是它的剖视图。
NPN型晶体管80，在P型硅片衬底81中形成含有As(砷元素)、Sb(锑元素)等元素的N+埋层82，在它的上面由N-层形成集电区83，在集电区83内由P-层形成基区84，在基区84内由N层形成发射区85。对于集电区83，由使P(磷)扩散的N+层形成集电极阱86，在集电极阱86中，由使砷扩散的N+层形成集电极接点(contact)区87，在集电极接点区87的表面连接有集电极88。集电极阱86，是为减小NPN型晶体管80的集电极的串联电阻、降低集电极-发射极之间的饱和电压VCE(sat)而设计的。在基区84内，通过由P+层形成了基极接点区89而连接出基极电极91，在发射区85内，通过发射接点区92连接发射极电极93。94是元件分离氧化膜(LOCOS)、95是绝缘膜。
对于NMOS晶体管90，使As元素在P型硅片衬底81内扩散由N+层形成源区96和漏区97，在源区96和漏区97的中间区域上，通过由SiO2膜而形成的栅极绝缘膜98来形成栅极电极99。在栅极电极99的周围，由使P(磷)扩散的N-层形成LDD区100。在源区96内连接源电极101，在漏区97内连接漏电极102。
正如上面所述的那样，对现有的半导体装置的NPN型晶体管80，为了达到减小集电极-发射极之间的饱和电压VCE(sat)为目的而设计有集电极阱86。集电极阱86为了形成如通过使高浓度杂质的热扩散而成的埋层82的所达到的那样深度，而还要沿着横向进行大范围的扩展。正因为如此，将使得集电极88和基极91之间的距离变大，这将带来所谓使晶体管的尺寸变大的问题。并且，为了使集电极阱86达到了埋层82的那样的深度，必须要为形成集电极阱86设计专用的热扩散工序，这将导致NPN型晶体管80进而使装有NPN型晶体管80的半导体装置的制造工序数增加的问题。
本发明正是鉴于上述情况而制成的半导体装置，它的目的就是提供一种集电极-发射极之间的饱和电压低、尺寸小、只需要用很少的工序数就能够制造出这种双极型晶体管、并将这种双极型晶体管和MOS晶体管形成在同一块的衬底上的半导体装置。发明内容
为了达到上述目的，本发明的双极型晶体管涉及在集电区内形成基区、在该基区内形成发射区的双极型晶体管，几乎环形包围了上述基区而形成了为降低集电极-发射极之间的饱和电压而形成高浓度区。
这一高浓度区，因为是几乎环形包围了上述基区而形成的，所以不需要像现有的双极型晶体管为了形成集电极阱而达到了埋层的那样的深度，由于考虑降低集电极-发射极之间的饱和电压，沿着横向的扩展就能够变小。因此，双极型晶体管的尺寸就能够做得比原来的小。而且，因为能够利用与这种双极型晶体管一起在同一块的衬底上形成其他元件的制造工序，来形成高浓度区，这样就可以省去为形成高浓度区的专用扩散工序，以少的工序数就能够制造出双极型晶体管。
本发明的半导体装置，是关于在集电区形成基区，将在该基区之内形成发射区的双极型晶体管和MOS晶体管形成在同一块的衬底上的半导体装置，并几乎环形包围了上述基区而形成了为降低集电极-发射极之间的饱和电压的高浓度区。
这一高浓度区，因为不需要达到如现有的双极型晶体管为了形成集电极阱而需要的埋层的那样的深度，沿着横向的扩展就能够变小。因此，双极型晶体管的尺寸就能够做得比原来的小。而且，因为能够利用与这种双极型晶体管一起在同一块的衬底上形成MOS晶体管的制造工序来形成高浓度区，这样就可以省去形成高浓度区的专用扩散工序，由于能够减少因扩散所需的热处理工序，可以减少已经形成的扩散区的扩散延伸量，可以提供一种高精度高可靠性的半导体装置。而且，因为扩散工序减少了一次，以少的工序数就能够制造出半导体装置。
上述高浓度区与上述MOS晶体管的源区和漏区在同一工序中而形成为佳，这样的话，因为与MOS晶体管的源区和漏区用同一工序可以形成为了降低双极型晶体管集电极-发射极之间的饱和电压的高浓度区，这样可以省去为形成高浓度区的专用扩散工序，以少的工序数就能够制造出半导体装置。
上述高浓度区可以与为上述MOS晶体管的源区和漏区而设计的、用于防静电击穿的区域在同一工序中形成，这样的话，可以在同一工序中与MOS晶体管的用于防静电击穿的区域一起形成为降低双极型晶体管集电极-发射极之间的饱和电压的高浓度区，可以省去为形成高浓度区的专用扩散工序，以少的工序数就能够制造出半导体装置。
上述高浓度区由与为上述MOS晶体管的源区和漏区而设计的、用于防静电击穿的区域在同一工序中而形成的第1区域与上述MOS晶体管的源区和漏区在同一工序中形成的第2区域构成。这样的话，通过在同一工序中而形成的MOS晶体管的用于防静电击穿的第1区域与上述MOS晶体管的源区和漏区在同一工序中形成的第2区域，构成降低双极型晶体管的集电极-发射极之间的饱和电压的高浓度区，能够以比现有的器件少的工序数制造出半导体装置。附图说明
图1(a)示出本发明的半导体装置的第1实施形式的主视图；(b)是剖视图。
图2示出本发明的半导体装置的第2实施形式的剖视图
图3示出本发明的半导体装置的第3实施形式的剖视图
图4示出集电极-发射极之间的阻抗特性(VCE(sat)/Ic)的测试结果
图5(a)示出原来的半导体装置的结构主视图；(b)是剖视图具体实施方式
下面参照附图对于本发明的实施形式一一加以说明。
图1(a)是根据本发明的半导体装置的第1实施形式的主视图；图1(b)是剖视图。这种半导体装置1是将NPN型晶体管10和NMOS晶体管20形成在同一块的硅片衬底30上。
NPN型晶体管10使得As(砷元素)、Sb(锑元素)等在P型硅片衬底30内扩散运动而形成N+埋层11，在它的上面，由N-埋层形成集电区12，在集电区12内由P-层形成基区13，在基区13内由N层形成发射区14。
在集电区12，几乎环形包围了上述基区13，为减小集电极-发射极之间的饱和电压VCE(sat)而形成了高浓度区15并在高浓度区15内，连接集电极电极16。高浓度区15是使As(砷元素)扩散的N+层形成的。
基区13是由P+层形成基极接点区17来形成的，在基极接点区17的表面上连接有基极电极18。在发射区14，通过发射接点区19而连接有发射极电极21。22是元件分离氧化膜(LOCOS)，23是绝缘膜。
NMOS晶体管20由让As(砷元素)在P型硅片衬底30内扩散、由N+层来形成源区24及漏区25，在源区24及漏区25的中间区上，通过由SiO2膜构成的栅极绝缘膜26而形成栅极电极27。在栅极电极27的周围，由使P(磷)扩散的N-层形成低浓度的扩散区(LDD)的区域28。在源区24连接源区电极31，在漏区25内连接有漏区电极32。
高浓度区15是在与形成NMOS晶体管20的源区24及漏区25的时侯用同一工序一起形成的。也就是说，让As(砷元素)在P型硅片衬底30内扩散、由N+层而形成源区24及漏区25的同时，在集电区12内，让与源区24及漏区25有同样浓度的As(砷元素)扩散、由N+层而形成高浓度区15。
这种高浓度区15，不需要达到如图5所示那样的现有结构的NPN型晶体管80那样的为形成集电极阱86所需要达到的埋层82(11)那样的深度，这样，沿着横向的扩散就能够变小。因此，NPN型晶体管10的尺寸就能够做到比原来的要小。
而且，因为能够利用形成NMOS晶体管20的源区24及漏区25的工艺不仅由此可以形成为减小NPN型晶体管10集电极-发射极之间的饱和电压VCE(sat)而形成的高浓度区15，而且省去为形成高浓度区15的专用扩散工序，以少的工序数就能够制造出半导体装置1。
并且，对于高浓度区15还可以作为防止形成寄生晶体管的防护环的功能。
图2是根据本发明的半导体装置的第2实施形式的剖视图。这种半导体装置2是将NPN型晶体管40和NMOS晶体管50形成在同一块的硅片衬底30上，与图1所示的半导体装置所不同点在于在NPN型晶体管40的集电区12上形成的高浓度区41由使比As(砷元素)具有的更大扩散系数的P(磷)扩散来形成N+埋层并且通过使P(磷)在NMOS晶体管的源区24及漏区25的扩散而形成用于防静电击穿的区域51。
高浓度区是41在形成NMOS晶体管50的用于防静电击穿的区域51的时侯在同一工序中而形成。也就是说，让P(磷元素)在P型硅片衬底30内扩散、由N+层而形成防止静电击穿措施的区域51的同时，在集电区12内使得与形成防止静电击穿措施的区域51有同样浓度的P(磷元素)扩散、由N+层形成高浓度区41。
就这样，通过利用形成NMOS晶体管50的用于防静电击穿的区域51的形成工序，可以形成为减小NPN型晶体管40集电极-发射极之间的饱和电压VCE(sat)而形成的高浓度区41，可以省去为形成高浓度区41而用的专用扩散工序，以少的工序数就能够制造出半导体装置2。
图3是根据本发明的半导体装置的第3实施形式的剖视图。这种半导体装置3是将NPN型晶体管60和NMOS晶体管70形成在同一硅片衬底30上，与图2所示的半导体装置所不同之处，在于在形成NPN型晶体管60集电区12所形成的高浓度区61是通过使得P(磷)扩散、由N+埋层形成第1区61a，和使得As(砷元素)扩散、由N+埋层形成第2区61b的等构成点之上。
高浓度区61的第1区61A是在形成NMOS晶体管70的用于防静电击穿的区域51的时候在同一工序中而形成。第2区61B，是在与形成源区24和漏区25的时侯在同一工序中形成。也就是说，让P(磷元素)在P型硅衬底30内扩散、由N+层形成用于防静电击穿的区域51的时侯，在集电区12内，使得与形成用于防静电击穿的区域51有同样浓度的P(磷元素)扩散、由N+层形成第1区61A，在用于防静电击穿的区域51中扩散As、由N+层形成源区24和漏区25的时侯，在第1区61A内使与源区24和漏区25有同样浓度的As(砷元素)扩散、由N+层形成第2区61B。
就这样，利用形成NMOS晶体管70的用于防静电击穿的区域51的工序，源区24和漏区25在同一工序而形成，形成为减小NPN型晶体管40的集电极-发射极之间的饱和电压VCE(sat)而形成的高浓度区61，而且省去为形成高浓度区61的专用扩散工序，以少的工序数就能够制造出半导体装置3。
在图4-图5中所示出的是现有的NPN型晶体管和已经在图1-图3中示出实施形式的结构的NPN型晶体管的集电极-发射极之间的阻抗特性(VCE(sat)/Ic)，即是对应集电极电流Ic的集电极-发射极之间的饱和电压VCE(sat)的变化特性的测试结果曲线，从这测试结果所表明的那样，如曲线b所示，在第1实施形式中，与现有结构的器件(曲线C)的结果相比，集电极电流IC值一旦增加，阻抗值也就变大，但是显示出与现有的器件具有近于相同的特性。在第2及第3实施形式中，如曲线d所示的那样，随着集电极电流IC的值增加，与现有结构的器件相比，阻抗值将变小。这里，曲线a是在现有的结构不形成集电极阱时的电流-电压特性图。
不过，对于上述实施形式，为减小NPN型晶体管的集电极-发射极之间的饱和电压VCE(sat)而形成的高浓度区，是在完全环形包围基区13时而形成的，不过，少欠一点、而未全包围而形成也是可以的。
另外，就上述实施形式，只是对于将NPN型晶体管和NMOS晶体管在同一衬底上所形成的半导体装置进行了说明，不过本发明也同样适用于将PNP型晶体管和PMOS晶体管形成在同一衬底上的半导体装置。在那种场合，只不过是与对于上述实施形式所描述的器件在掺杂剂的类型、各个区的导电类型完全相反而已。
如上述所说的那样，本发明的双极型晶体管，是为了几乎环形包围了上述双极型晶体管的基区，为减小集电极-发射极之间的饱和电压VCE(sat)而形成高浓度区，不使晶体管的尺寸增大，就能够降低集电极-发射极之间的饱和电压。而且，通过利用与这种双极型晶体管一同形成在同一块的基衬上的其他元件的制造工艺，就能够形成高浓度区，所以可以省去为形成高浓度区的专用扩散工序，以少的扩散工序数就能够制造出来。
本发明的半导体装置，是为了几乎环形包围了双极型晶体管的基区，为减小集电极-发射极之间的饱和电压Vce(sat)而形成的高浓度区，不使晶体管尺寸增大，就能够降低集电极-发射极之间的饱和电压。利用与这种双极型晶体管在同一块的基衬上而形成MOS晶体管的制造工艺来形成高浓度区，所以不需要为形成高浓度区而需要专用的扩散工序及与扩散相关的热处理工艺，以少的工序数就能够制造出高精度、高可靠性的半导体装置。