芯片座具凹部的半导体封装件 【技术领域】
本发明是关于一种半导体封装件，特别是关于一种以导线架的芯片座为芯片承载件且该芯片座形成有开孔的半导体封装件。
背景技术
以导线架(Lead Frame)为芯片承载件的半导体封装件常见的问题在于导线架的芯片座(Die Pad)的面积大，且其与用以包覆粘设于该芯片座上的芯片的封装胶体间的粘接性较差，使该芯片座与封装胶体间在可靠性测试或实际工作中的温度变化下产生分层(Delamination)，致使此种半导体封装件的可靠性及品质受到影响。且这种半导体封装件的芯片座与芯片间的粘接面积较大，使芯片在制造过程中，在温度循环下会受到较大的芯片座产生的热应力效应，而导致芯片与芯片座间产生分层或芯片碎裂的情况。
为解决上述问题，美国专利第5,233,222号案提出一种芯片座具凹部的半导体封装件，如附图4A所示。该种半导体封装件3的芯片座30形成有一开孔300，以在一芯片31借银胶(Silver Paste)32粘接至该芯片座30上后，该芯片31遮覆住该开孔300，且芯片31地底面310的部分外露出该开孔300，使该芯片31与芯片座30间的粘接面积显著减少，可有效降低芯片座30对芯片31产生的热应力效应，而避免两者间的分层发生及芯片碎裂的状况，同时，该开孔300的形成，进一步提升用以包覆该芯片31的封装胶体33及芯片座30间的粘接性。同理，美国专利第5,327,008号案亦提出一种芯片座大致呈X型的半导体封装件，其旨在减少芯片与芯片座间的粘接面积，由于其所能达成的功效类同于前者，故不予图标。
上述二件美国专利虽具有若干优点，但在涂布用以粘接芯片至芯片座上的银胶时，须严格地控制银胶的涂布量。当银胶涂布过量时，如附图4B所示，会发生过量的银胶32由芯片座30的开孔300边缘往下溢流的状况；一旦银胶32往下溢流，会污染到设备及产品本身；但当银胶的涂布不足时，如附图4C所示，则易于芯片31与芯片座30间近开孔300的边缘处留下间隙301，该间隙301的大小通常约为25.4μm(1mil)，由于用以形成封装胶体33的封装树脂的树脂粒径(FillerSize)则有大于25.4μm者，使封装树脂于模压作业时有无法顺利流入该间隙301中的状况，导致间隙301中的空气无法排出而导致气洞(Voids)产生；气洞产生后，易在后续的制造过程中，令芯片31于对应于气洞形成处发生裂损(Crack)。因而，无论是溢胶或气洞形成，均会影响到制成品的可靠性与优良率；但若严格地控制银胶的涂布量，则会造成制造成本的增加并提高制造过程的复杂性，但往往还不会完全避免银胶涂布量的不足或过量问题发生。
有鉴于此，美国专利第4,942,452号案及第5,150,193号案先后提出一种于芯片座上形成沟槽的半导体封装件，以有效解决上述问题。如附图5所示，该半导体封装件4的芯片座40于近开孔400处开设有沟槽401，该沟槽401的形成是用以避免银胶42涂布于芯片座40上后，因过量而导致溢胶的问题出现，其虽可有效阻止银胶42溢流至开孔400中，只有当银胶42的涂布量不足时，气洞仍会形成于芯片41与芯片座40间未涂布有银胶42的间隙402中，而无法解决气洞形成的困扰。
【发明内容】
本发明的目的即在提供一种有效避免气洞形成与银胶发生溢流的问题的半导体封装件。
本发明的另一目的则在于提供一种有效避免气洞形成与银胶发生溢流问题的半导体封装件的制法。
为达到上述及其它目的，本发明的半导体封装件是包括一具有一芯片座及多条管脚的导线架，该芯片座并开设有至少一开孔，该芯片座于开孔的边缘处且自芯片座的顶面下凹而形成一与该开孔连通的凹部；一粘设至该芯片座上的芯片，该芯片与芯片座粘接后，使该芯片封盖住该开孔的一端；多条用以电性导接该芯片与管脚的焊线；以及一用以包覆该芯片、芯片座、焊线及管脚部份的封装胶体，且用以形成该封装胶体的封装树脂是完全充填至该凹部中。
该芯片座的开孔大小与形状无特定限制，只要能使芯片与芯片座间的粘接面积减少并提供该芯片充分的支撑即可。
至于该芯片座的凹部的形成，则只要控制其深度大于封装树脂的最大粒径即可，以使封装树脂在模压作业完成时将该凹部内的空气完全排出并充填于其中，从而避免气洞的形成，但凹部的深度仍宜大于1mil，而较宜大于3mil。同时，该胶黏剂的用量宜控制于该芯片粘接至芯片座上后，胶黏剂微量溢流至该凹部中，以确保芯片与芯片座粘接的表面间无空气存在，从而完全避免气洞的形成，且溢流至凹部中的胶黏剂应该只存在于该凹部中而不致过量溢流至芯片座的下方表面，故无污染封装设备及制成品之虞。
为进一步确保胶黏剂不致发生溢流状况，该凹部的底面自外向内倾斜，以使该凹部的深度是自内向外递减，使溢流至该凹部内的胶黏剂大致得贮留于凹部中较深的部位中。同样地，该凹部的底面内部上还可形成一沟槽，以借该沟槽的形成更为有效地阻滞溢流至该凹部内的胶黏剂。
该凹部的形成则可用现有的半蚀刻、冲压及弯折等方式实现。
【附图说明】
以下以较佳实施例配合附图进一步详述本发明的特点及功效：
附图1是本发明的半导体封装件的剖视图；
附图2A至附图2E是本发明的半导体封装件的制造流程图；
附图3A至附图3H是本发明的半导体封装件所用的导线架的其它实施例的示意图；
附图4A是一现有半导体封装件的剖视图；而附图4B是用以表示附图4A的半导体封装件中粘接芯片与芯片座的银胶溢胶至芯片座的开孔内的示意图；附图4C用以表示附图4A的半导体封装件中粘接芯片与芯片座间存有间隙的示意图；以及
附图5是另一现有半导体封装件的剖视图。
符号说明
1半导体封装件 10导线架
100芯片座 100a开孔
100b顶面 100c底面
100d凹部 101管脚
11芯片 110底面
12焊线 13封装胶体
14胶黏剂 3半导体封装件
30芯片座 300开孔
301间隙 31芯片
310底面 32银胶
33封装胶体 4半导体封装件
40芯片座 400开孔
401沟槽 42银胶
【具体实施方式】
实施例1
如附图1所示，本发明的半导体封装件1是由一导线架10，一粘接至该导线架10上的芯片11，多条用以导电连接该芯片11与导线架10的焊线12，以及一用以包覆该芯片11、焊线12及部份导线架10的封装胶体13所构成。
该导线架10是具有一芯片座100及多条设于该芯片座100外侧的管脚101。该芯片座100并形成有一开孔100a，使该开孔100a分别贯穿该芯片座100的顶面100b及底面100c；同时，该芯片座100所形成的开孔数量可以是一个或多个，且形状无特定限制，只要能使该芯片11借现用的如银胶等的胶黏剂14粘接至该芯片座100的顶面100b上后，该芯片11得完全封盖住开孔100a位于芯片座100的顶面100b上的孔端，而使芯片11的底面110对应至该开孔100a的部位外露于该开孔100a中即可。
在该芯片11于开孔100a的边缘处并形成有一自该顶面100b下凹并与该开孔100a通连的凹部100d。该凹部100d的深度须大于用以形成该封装胶体13的封装树脂中的填充颗粒的最大粒径，以在该芯片11粘接至芯片座100上后，于模压制造过程中，该封装树脂可无阻碍地流入该凹部100d，并完全充填该凹部100d，以将凹部100d内的空气排出，在封装胶体13成型后，不会有气洞形成于该凹部100d中，故不会有气爆的问题发生。该凹部100d的深度较宜大于约1mil，而大于3mil则更佳。
该胶黏剂14的涂布须控制在该芯片11粘接至芯片座100上时，该胶黏剂14得微量溢流至该凹部100d中，以确保芯片11与芯片座100粘接的表面间无空气存在，从而完全避免气洞的形成，且溢流至凹部100d的胶黏剂14只存留于该凹部中而不致过量溢流至芯片座100的下方表面，因此可有效避免胶黏剂14于芯片接合(Die Bonding)过程中污染到设备与半成品。
该半导体封装件1的制造方法是如附图2A至附图2E所示。于附图2A中，先准备一由芯片座100与多条管脚101所构成的导线架10，该芯片座100并开设有一贯穿该芯片座100的顶面100b及底面100c的开孔100a，且该芯片座100的开孔100a的边缘处并自该顶面100b向下凹设一与该开孔100a通连的凹部100d，该凹部100d的形成可以半蚀刻或冲压等现有方式为之；由于半蚀刻或冲压方法为现有技术，故在此不为文赘述的。
如附图2B所示，于该芯片座100的顶面100b上以现有方式适量涂布一由银胶构成的胶黏剂14，该胶黏剂14的用量是控制在芯片11粘接至该芯片座100上(示于附图2C)后，该胶黏剂14得微量溢流至该凹部100d中且不致继续向下溢流至芯片座100的下方表面上。
如附图2C所示，将一芯片11置于该芯片座100的顶面100b上，使该芯片11借该胶黏剂14而粘接至芯片座100上，而令芯片11的底面110外露于开孔100a中，并封盖住该开孔100a位于芯片座100的顶面100b的孔端；由于该胶黏剂14的涂布足以完全充填于芯片11与芯片座100间并微量下流至该凹部100d中，故芯片11与芯片座100粘接后，两者间的空气得完全排出而无气洞生成之虞；同时，胶黏剂14于此一芯片接合(上片)制造过程中仅会微量溢流至凹部100d中，而不致继续下流至芯片座100的下方表面，使本发明的芯片接合(上片)制造过程完成后无设备或半成品遭受胶黏剂14污染之虞。
如附图2D所示，对粘接有芯片11的导线架10进行焊线作业(WireBonging)，以金线12电性连接该芯片11至各对应的管脚101上。由于此一焊线作业的实施为现有技术，故在此不予赘述。
最后，如附图2E所示，将完成焊线作业的半成品置入模具17中，以由封装树脂包覆该芯片11、芯片座100及金线12而形成一封装胶体13。该封装胶体13形成后，各该管脚101是部分为其包覆而另一部分外露出该封装胶体13，以供该管脚101的外露部分与如印刷电路板的外部装置(未图标)连接，而使芯片11得借其与外部装置形成电性导接关系。该模压作业(Molding)的进行亦为现有技术，故在此不予赘述。
该封装胶体13成型后，予以烘烤固化而形成附图1所示的本发明的半导体封装件1。其后的去渣(Trimming)、盖印(Marking)及弯脚成型(Forming)等步骤均与现有技术无异，故不另为文赘述的。
实施例2
如附图3A至附图3H所示为本发明的半导体封装件使用的导线架的第二实施例的示意图，由于其与附图1所示大致相同，故相同的部分予以省略以求简洁，而仅就其不同之处予以说明。
如附图3A图所示，该导线架20A于其芯片座200A是开设有一开孔201A，沿该开孔201A的孔缘并以弯折的方式向下形成一下伸段(Down-set Section)202A，由该下伸段202A定义出一凹部203A，以供用以粘接芯片(未图标)至该芯片座200A上的胶黏剂(未图标)溢流至该凹部203A中，而避免胶黏剂外流至芯片座200A的底面。
如附图3B所示，该导线架20B于其芯片座200B上开设一开孔201B，是以半蚀刻或冲压等现有方式形成一凹部203B，不同于附图1所示，在该凹部203B的底面204B是呈由开孔201B朝该开孔201B的竖立面205B倾斜的状态，亦即，该凹部203B的深度是由竖立面205B朝开孔201B的方式递减，如此，将可进一步避免溢流至该凹部203B之外(即开孔201B的方向)持续外溢。
如附图3C所示，该导线架20C是与附图1所示大致相同，不同处在于其芯片座200C上所形成的凹部203C乃凹设出一沟槽206C，使该沟槽206C提供该凹部203C较大的空间以收纳溢流至凹部203C中的胶黏剂。该沟槽206C的形成可以是多个，或在凹部203C的底面上予以凹凸化处理，以进而增加凹部203C阻滞胶黏剂外溢至芯片座200C以外的能力。
如附图3D所示，该导线架20D的芯片座200D是成X型的形状，使芯片座200D的面积小于与之粘接的芯片21D的面积，其凹部203D则形成于芯片座200D的部位的边缘处；该芯片座200D的形状可使芯片21D与芯片座200D的粘接面积减小，而可降低芯片座200D作用于芯片21D上的热应力。如附图3E所示，则为附图3D所示的结构沿3E-3E图剖开的剖视图。
如附图3F所示，该导线架20F的芯片座200F乃成一条片状，并于其中段部位形成一扩大部以提供与芯片座200F粘接的芯片21F适当的承载力，并使芯片21F的面积大于芯片座200F；同时，该芯片座200F的边缘上亦凹设有凹部203F，以防止粘接芯片21F至芯片座200F上的胶黏剂外溢出该芯片座200F的边缘。附图3G则是附图3F所示的结构沿3G-3G线剖开的剖视图。
如附图3H所示，该导线架20H的芯片座200H乃成分离的型态，亦即，芯片座200H是由两个相对的，并间隔开一适当距离的半部所形成，以进一步减少粘接至芯片座200H上的芯片21H与芯片座200H间的粘接面积，而得降低芯片座200H作用于芯片21H上的热应力；同样地，该芯片座200H的边缘上亦凹设有凹部203H，以防止粘接芯片21H至芯片座200H上的胶黏剂外溢出芯片座200H的边缘。以上所述，仅为本发明的具体实施例而已，其它任何未背离本发明的精神与技术下所作的等效改变或修饰，均应仍包含在本专利的权利要求书内。