可控制溃缩量的导线架及具备该导线架的覆晶型半导体封装件 【技术领域】
本发明是关于一种半导体封装件，特别是关于一种在导线架上覆晶接置半导体芯片的管脚连接型半导体封装件。
背景技术
为适应电子产品轻薄短小的开发趋势，现今半导体装置多朝向低成本、高性能以及高度集成化的方向发展，在半导体装置的制造成本、性能及记忆容量上力求改良之余，半导体装置的体积以及整体厚度亦要求尽量精巧，四方形平面无管脚式(Quad-Flat Non-leaded：QFN)封装件因其成品整体尺寸仅略大于其内所封装的半导体芯片，且可以使用低成本的导线架形式(Leadframe Based)成批制作，现已成为传统封装制品的主流。
制作四方形平面无管脚式半导体封装件一般是先在一具有芯片座及多条管脚的导线架上接设有至少一片半导体芯片，而后逐一打线，并以多条金线提供半导体芯片以及与该管脚之间电性导接，最后用一封装胶体包覆该芯片。然而在实施金线打线作业时，常因管脚分布过于密集或芯片布局(Layout)复杂等因素，导致打线后线弧彼此交错穿插，使得金线靠的太近而发生电性干扰(Electric Interference)；另外，进行胶体封装时，较长的线弧往往无法承受模流冲击而产生金线偏移(Wire Sweep)，有时甚至相互触碰引发短路(Short)等问题。
再者，随着覆晶型(Flip Chip)半导体封装件的制作过程发展愈臻成熟，应用焊锡凸块(Solder Bumps)回焊至焊垫上作为电性藕接方法已日趋普遍。与传统焊接作业逐一打线的导电方式相比较，焊锡凸块采用自动对位(Self-Alignment)一次植接完成将更为省时省工；有鉴于此，美国专利第5,677,567号案″Leads Between Chips Assembly″发明一种导线架覆晶技术(Flip Chip On Leadframe)。如附图5所示，这种覆晶到导线架上的封装装置4包括一如铜等金属材质制成的导线架(未图标)，主要由多条长短不一的管脚42所构成；若干个半导体芯片43，其具有一作用表面430及一非作用表面431，且该作用表面430上接置有多条焊接焊垫432；多个焊锡凸块44，是植设于该焊接焊垫432上，使芯片43作用表面430采用面朝管脚42的方式，在该管脚42正反两面上各回焊固接一芯片43；以及一形成于管脚42上用来包覆该半导体芯片43地封装胶体45。
此项技术的特征在于以覆晶方式将该半导体芯片43导电焊接至该管脚42上。回焊作业中当该锡铅合金(一般为锡63％/铅37％合金所构成的软质金属)材质的焊锡凸块44加热达到一定温度后，会发生溃缩(Collapse)，并与该管脚42焊接接触部421间产生瞬间的金属共熔(Eutectic)，进而导引焊锡凸块44及管脚42焊接接触部421间形成一层牢固焊接的″界面合金共化物″(Intermetallic Compound)薄层(未图标)，也就是湿润步骤(Wetting)。因该导线架(未图标)是由铜等可焊性金属制成，具备优良的湿润特性(Wetability)，使得焊锡凸块44焊妥至导线架(未图标)上管脚42预设位置(即焊接接触部421)后，仍然持续发生溃缩，熔融焊锡凸块44无限制地向外扩张，堆滞于管脚42表面上，如附图6所示。焊锡凸块过度溃缩的结果不仅令焊接接合部位产生脆性(Brittleness)，极易导致焊接结构破裂甚至电性失效；同时半导体芯片与管脚间的高度差亦会因焊锡凸块过度形变(Deformation)而锐减，严重妨碍后续工序的实施。
基于上述问题，如附图7所示，美国专利第6,060,769号案″Flip Chipon Leads Device″另发明了一种于管脚42预设位置上施加一焊料幕罩47(Solder Mask)，其上并开设有至少一预设口径的开口470，供该焊锡凸块44对应植接。该项技术特点是利用焊料幕罩47上的开口尺寸S来限制焊锡凸块44的溃缩量。当焊料幕罩47上的开口470口径愈大时，愈能允许焊锡凸块44往外扩张(即溃缩量愈大)，相对地该焊锡凸块44的铅垂高度h就愈小；可由焊料幕罩47的开口口径控制焊锡凸块44溃缩量，即可预先定义半导体芯片43与管脚42间的高度差，避免焊锡凸块出现过度溃缩的情形。
但在导线架金属表面上施以一焊料幕罩，需要经过极为繁琐的处理过程(如网点印刷(Screen Printing)或光微影图案化(Photo-lithographic Patterning)等)，且成本昂贵，因此在实际生产上相当困难。如若以改变焊锡凸块本身材质组成，例如调高锡铅合金中铅的比例(锡5％/铅95％)来提高焊锡凸块熔点，虽能避免焊锡凸块过度溃缩，但焊锡凸块成本往往增加两倍以上。
【发明内容】
本发明的目的是提供一种芯片座与管脚间产生适当高度差的导线架，使一半导体芯片以多个焊锡凸块回焊至该管脚上时，由于受到芯片座的阻挡，进而抑制焊锡凸块过度溃缩，确保封装结构内的芯片与管脚间维持预设高度，并可提升焊锡凸块焊接可靠性的半导体封装件。
本发明的另一目的是提供一种具有优良散热功能的芯片座的导线架，使一半导体芯片借多个焊锡凸块回焊至该导线架上后，芯片与芯片座间相互接合而令芯片表面热量得以借助芯片座快速释放，进而增进封装件整体散热效能的半导体封装件。
为达到前述及其它目的，本发明抑制过度溃缩的半导体封装件是包括：一金属材质的导线架，如由铜等材质组成，其具有一芯片座及多条管脚，其中该芯片座高度须大于该管脚厚度，且芯片座与管脚间的高度差不得超过提供覆晶的焊锡凸块的铅垂高度，再于该管脚上预先定义出若干个提供焊锡凸块对应接置的焊接接触部；一绝缘性导热胶黏剂，是涂布于该芯片座顶面，以供回焊后芯片与芯片座间的粘接；至少一片半导体芯片，借以该焊锡凸块将芯片覆晶回焊至管脚的焊接接触部上，以及一形成于该导线架上用以包覆该半导体芯片的封装胶体。
上述封装装置施以回焊加热达一定温度后，低熔点的软质焊锡凸块开始熔融、溃缩，由于铜质材料导线架具备优良的湿润特性(Wetability)，会持续引导焊锡凸块溃缩，使得半导体芯片受本身重量牵引而逐渐下移；当半导体芯片压接至绝缘性导电胶黏层后，芯片移动会受到较大高度的芯片座阻挡而停滞，迫使焊锡凸块停止继续溃缩而维持一固定高度。
借由芯片座与周围管脚平面的高度差来决定焊锡凸块的溃缩量，能让芯片与管脚间保有适当距离以利后续制作过程的进行；并且，借由芯片座阻挡以抑制焊锡凸块持续溃缩，亦能避免焊接接合部位因过度溃缩导致脆性产生，确保焊接结合部位的结构强度以及电性品质。
【附图说明】
以下以具体实施例配合附图详细说明本发明的特点及功效：
附图1是为本发明第一实施例的四方形平面无管脚式半导体封装件的剖面示意图；
附图2A是为本发明第一实施例的半导体封装件中该导线架的上视图；
附图2B是为附图2A剖面线2B-2B所示的封装结构剖面示意图；
附图2C至附图2D是为本发明第一实施例的半导体封装件的制作流程图；
附图3A是为本发明第二实施例的四方形平面无管脚式半导体封装件的剖面示意图；
附图3B是为本发明第二实施例的半导体封装件局部剖面放大图；
附图4是为本发明第三实施例的半导体封装件的剖面示意图；
附图5是为美国专利第5,677,567号发明的半导体封装件的剖面示意图；
附图6是为现有导线架结构上进行焊锡凸块回焊的状态示意简图；以及，
附图7是为美国专利第6,060,769号发明的半导体封装件的剖面示意图。
标号说明
1，2，3，4半导体封装件 10导线架
11，21，31芯片座 110，310芯片承接面
111芯片座隆起部 112，212，312绝缘性导热胶黏层
12，22，32，42管脚 120，320管脚顶面
121焊接接触部 421管脚金属接触面
222，322浅槽 13，23，33，43半导体芯片
130，230，430芯片作用表面 131，331，431芯片非作用表面
132，432焊接焊垫 14，24，34，44焊锡凸块
15，25，35，45封装胶体 36内嵌式散热件
47焊料幕罩 470焊料幕罩开口
H1，h焊锡凸块高度 H2芯片座隆起部高度
H3芯片座与焊接接触部的高度差
W芯片与隆起部间隙 S焊料幕罩开口尺寸
具体实施例
以下即配合附图1至附图3以及附图4分别详细说明本发明抑制过度溃缩的半导体封装件的两个实施例。其特点为，以芯片座直接电性导接外部装置的四方形平面无管脚式封装产品最具实用性，遂将四方形平面无管脚式半导体封装件作为最佳实施例进行说明。
实施例1
如附图1所示，本发明第一实施例的抑制过度溃缩的半导体封装件1是包括一导线架10，是具有一芯片座11及其外围环设的多条管脚12，且该芯片座11高度是大于该管脚12厚度，以形成一预设高度差；至少一半导体芯片13，以其作用表面130朝向该芯片座11方式，借多个焊锡凸块14回焊固接至该管脚12上；一绝缘性导热胶黏剂112(Non-conductive thermal adhesive)，用以涂布于该芯片座上，使回焊完成后该半导体芯片13得借以粘接于该芯片座11上；以及一形成于该导线架10上用以包覆该半导体芯片13的封装胶体15。
参阅附图2A(上视图)及附图2B(剖视图)所示，该导线架10是包含一芯片座11及其外围环设的多条管脚12，其中该芯片座11及该管脚12上各具有一芯片承接面110及一管脚顶面120；此导线架10是由如铜或铁镍合金等金属材质制得，可使用现有的冲压(Punch)方法将该芯片座11中央部冲压成一高度大于管脚12厚度的隆起部111，且其隆起部111的芯片承接面110距离该管脚顶面120的高度差不得超过该焊锡凸块(未图标)未回焊前的原始高度，而按预先定义的溃缩量设计的。
又，在该管脚顶面120上另界定有至少一个提供该焊锡凸块(未图标)对应焊接其上的焊接接触部121，由于管脚12本身是由铜等可焊性强的金属材质所构成，具有优良的湿润特性(Wetability)，遂无须再于该焊接接触部121上另镀银、镍等助焊金属层。待此导线架10制作完成后，于该芯片座11隆起部111的芯片承接面110上涂布一绝缘性导热胶黏剂(如附图2C上112所示)，即能续行覆晶步骤。
如附图2C所示，该半导体芯片13，其具有一作用表面130(即铺设有多条电子电路与电子组件的芯片表面)及一相对的非作用表面131，且该作用表面130上接设有若干个焊接焊垫132，以供多条锡铅合金(如锡63％/铅37％等低熔点合金)的软质金属焊料(未图标)焊接其上而形成若干个焊锡凸块14；而后，借以作用表面130朝向该芯片座11方式将该植妥多个焊锡凸块14的半导体芯片13对位、架接于该管脚顶面120而使每一焊锡凸块14均接置到相对应的焊接接触部121上。由于该芯片座11隆起部111的隆起高度H2小于焊锡凸块14的铅垂高度H1，使半导体芯片13与芯片座11隆起部111间存在一间隙W，遂知回焊实施前该半导体芯片13实悬空于该绝缘性导热胶黏层112的上方。
然后，待回焊加热到一定温度后，如附图2D所示，低熔点合金的软质焊锡凸块14开始熔融溃缩(Collapse)，则该半导体芯片13受本身重量牵引而逐渐下移。由于管脚12具有良好湿润特性，会持续引导焊锡凸块14产生溃缩导致芯片13不断向下移动，只有当该半导体芯片13的作用表面130压接至绝缘性导电胶黏剂112后，芯片13移动会受到芯片座11隆起部111的阻挡而停滞，迫使该焊锡凸块14停止继续溃缩以维持一固定高度，因而芯片13与管脚12间保有一适当间距不致妨害后续工序的实施，且该焊锡凸块14与管脚12间形成的焊接接合部位更不会因溃缩过度而引发脆性现象的产生。
此外，由于本发明实施例的封装装置是为一四方形平面无管脚式半导体封装件，因此回焊完成的半导体芯片13借一导热胶黏层112接置至该芯片座11的芯片承接面110后，芯片13运作产生的热量能够借由传热性佳的芯片座11快速释放，因此对于封装件散热效能的提升以及芯片性能的维护均有益处。
实施例2
如附图3A所示，本发明的半导体封装件除如同上述第一实施例中，以冲压(Punch)方式制作一具有隆起部(未图标)的芯片座(未图标)外，亦可采用本实施例的方法，选择在该管脚22上，半蚀(Half-etching)形成若干个提供焊锡凸块24植置的焊接接触部222，且该焊接接触部222的深度乃是配合焊锡凸块24的溃缩量预制完成。当此封装装置2进行回焊步骤时，如附图3B所示，该焊锡凸块24熔融溃缩导致芯片23下移；则该半导体芯片23的作用表面230压接至绝缘性导热胶黏剂212后，芯片23移动会受到芯片座21的阻挡而停滞。因此，利用半蚀方式令该芯片座21与焊接接触部222间构成一适当高度差H3，仍可获得与前实施例芯片座隆起部(未图标)相同的功效，可有效地控制焊锡凸块的溃缩。
实施例3
如附图4所示，本发明第三实施例的半导体封装件其结构大致同前述第一实施例，不同处在于该覆晶结构是应用于四面引出扁平封装(Quad Flat Package：QFP)或薄型小尺寸封装(Thin Small OutlinePackage：TSOP)等封装方式，形成一具有多条如J形或翅形(Gull Wing)外管脚32的半导体封装件3。利用冲压方式在多条管脚32上形成向下下沉的焊接接触部322亦得使该芯片座31的芯片承接面310与管脚32间形成一配合焊锡凸块34溃缩量的适当高度差，而达成与上述各实施例同等的功效。
以上所述仅为本发明的较佳实施例而已，并非用以限定本发明的实质技术内容范围。本发明的实质技术内容是广义地定义于权利要求书中。任何他人所完成的技术实体，若与权利要求书中的定义完全相同，或为一等效的变更，均将视为涵盖于此专利保护范围之内。