具有高介电常数材料的半导体结构 【发明领域】
本发明一般涉及半导体结构和器件及其制造方法，更特定地，涉及半导体结构和器件以及半导体结构、器件和包括非化学计量、高介电常数的氧化物以减少漏电流密度的集成电路的制造和使用。
【发明背景】
在硅上外延生长单晶氧化物薄膜在很多器件应用——例如，铁电器件、非易失高密度存储器件以及下一代MOS器件——中都很重要。而且，在这些薄膜的制备中，关键是要在硅表面上为随后的单晶氧化物——例如，钙钛矿——的生长建立规则有序的过渡层或缓冲层。
这些氧化物中的一些——例如BaO和BaTiO3——是利用BaSi2(立方相)模板通过在硅(100)上利用分子束外延在高于850℃的温度下沉积四分之一单层Ba而在硅(100)上形成的。见，例如，R.McKeeet al.，Appl.Phys.Lett.59(7)，p.782-784(12 Aug.1991)；R.McKee etal.，Appl.Phys.Lett.63(20)，p.2818-2820(15 Nov.1993)；R.McKee etal.，Mat.Res.Soc.Symp.Proc.，Vol.21，p.131-135(1991)；U.S.PatentNo.5,225,031，issued July 6，1993，entitled“PROCESS FORDEPOSITING AN OXIDE EPITAXIALLY ONTO A SILICONSUBSTRATE AND STRUCTURES PREPARED WITH THEPROCESS”；and U.S.Patent No.5,482,003，issued January 9，1996，entitled“PROCESS FOR DEPOSITING EPITAXIAL ALKALINEEARTH OXIDE ONTO A SUBSTRATE AND STRUCTURESPREPARED WITH THE PROCESS.”提出一种具有c(4×2)结构的硅化锶(SrSi2)界面模型。见，例如，R.McKee et al.，Phys.Rev.Lett.81(14)，3014(5 Oct.1998)。然而，对该结构的原子层面的模拟显示，在高温下它很可能是不稳定的。
已实现了利用SrO缓冲层在硅(100)上进行的SrTiO3生长。见，例如，T.Tambo et al.，Jpn.J.Appl.Phys.，Vol.37，p.4454-4459(1998)。然而SrO缓冲层较厚(100埃)，从而限制了在晶体管薄膜方面的应用，并且在生长过程中并不能保持结晶度。
此外，已利用SrO和TiO的厚氧化物层(60-120埃)在硅上生长了SrTiO3。见，例如，B.K.Moon et al.，Jpn.J.Appl.Phys.，Vol.33，p.1472-1477(1994)。然而，这些厚缓冲层会限制它们在晶体管方面的应用。
在CMOS应用中，这些氧化物层利用分子氧来制造并且做得较薄(即，小于50埃)。因此，由于氧缺陷或空位，会导致常出现高地电泄漏的有泄漏薄膜。此外，这些薄膜需要在生长完成后在氧气中进行进行退火以减小穿过氧化物层的漏电流密度。
因此，需要一种在具有低漏电流密度的半导体结构上制造高介电常数氧化物的方法。
本发明的一个目的是提供一种方法，利用非化学计量的碱土金属的钛酸盐来制造高介电常数的半导体器件结构，从而减小漏电流密度。
附图简述
本发明通过实施例来说明，并不局限于附图，附图中相似的参考号表示类似的元素，其中：
图1为一横截面，示意性说明根据本发明某一实施方案制造的半导体结构；
图2为一横截面，示意性说明根据本发明替代实施方案制造的半导体结构；
图3为一横截面，示意性说明根据本发明又一实施方案制造的结构；
图4为一横截面，示意性说明根据本发明再一实施方案制造的半导体器件结构；
图5为一横截面，示意性说明根据本发明另一实施方案制造的半导体器件结构。
熟练的技术人员将能理解，图中的元素都是为了简单明了而如此说明的，并没有按比例绘制。例如，可以相对于其它元素放大图中某些元素的尺寸，以此增进对本发明实施方案的理解。
附图详述
下面的实施例示出根据本发明某一实施方案的工艺，用于制造具有低漏电流密度的半导体结构。该工艺首先提供包含硅和/或锗的单晶半导体衬底。根据本发明某一实施方案，该半导体衬底为(100)方向的硅片。衬底方向可以沿轴向或偏离轴向至多0.5°。至少一部分衬底表面裸露，尽管衬底的其它部分像下面所描述的那样可包含其它结构。术语“裸露”在文中意指衬底这一部分的表面已被清洗除去所有氧化物、污染物或其它杂质材料。众所周知，裸露的硅活性很高，很容易形成自然氧化物。术语“裸露”应包括这样的自然氧化物。也可有意地在半导体衬底上生长薄的二氧化硅，尽管根据本发明这样生长的氧化物并不是该工艺所必须的。为了在单晶衬底上外延生长单晶氧化物层，首先要除去自然氧化物以露出下层衬底的晶体结构。尽管根据本发明像下面略述的那些其它工艺也可用于其中，随后的工艺通常由分子束外延(MBE)来进行。可通过首先在MBE设备中热沉积一薄层锶、钡、锶和钡的组合，或其它碱土金属或碱土金属的组合来除去自然氧化物。然后，在使用锶的情形中，将衬底加热到大约750℃，使锶与自然二氧化硅层反应。锶用于减少二氧化硅留下无二氧化硅的表面。结果，这样的表面——为有序的2×1结构——包括锶、氧和硅。有序的2×1结构形成单晶氧化物上覆盖层的有序生长的模板。模板提供了使上覆盖层晶体生长成核所必须的化学和物理特性。
根据本发明替代实施方案，通过在衬底表面利用MBE在低温下沉积碱土金属氧化物——例如氧化锶、氧化锶钡或氧化钡——并随后将该结构加热至大约750℃，可变换自然二氧化硅，衬底表面可准备好生长单晶氧化物层。在该温度下，在氧化锶和自然二氧化硅之间发生固态反应，使自然二氧化硅减少，剩下表面残留有锶、氧和硅的有序2×1结构。
在从衬底表面除去二氧化硅之后，根据本发明某一实施方案，将衬底冷却至大约200-800℃，并通过分子束外延在模板层上生长一层钛酸锶。在MBE工艺中，首先打开MBE设备中的快门，露出锶、钛和氧源。锶和钛之间的比例大约为1∶1。最初将氧的分压设为最小值，以大约每分钟0.3-0.5nm的生长速率生长化学计量的钛酸锶。在开始生长钛酸锶之后，升高氧的分压，使其高于初始的最小值。
上述工艺说明了用于利用分子束外延工艺形成包括硅衬底和上覆盖氧化层的半导体结构的工艺。该工艺还可通过下述工艺来进行：化学气相沉积(CVD)、金属有机化学气相沉积(MOCVD)、迁移增强外延(MEE)、原子层外延(ALE)、物理气相沉积(PVD)、化学溶液沉积(CSD)、脉冲激光沉积(PLD)等。此外，通过类似的方法，也可生长其它单晶，例如碱土金属的钛酸盐、锆酸盐、鉿酸盐、钽酸盐、钒酸盐、钌酸盐和铌酸盐，钙钛矿结构氧化物，例如碱土金属锡基钙钛矿、铝酸镧、氧化镧钪，以及氧化钆。
图1为一横截面，示意性说明根据本发明某一实施方案的结构100。结构100可以是例如MOS器件或任何高介电常数器件所用的栅介电元件那样的器件。结构100包括单晶半导体衬底101。衬底101可包含任何合适的单晶半导体材料，例如，硅(Si)、锗(Ge)、硅锗(Si-Ge)、砷化镓(GaAs)、铟镓砷(InGaAs)、铟铝砷(InAlAs)、铝镓砷(AlGaAs)以及铟镓磷(InGaP)。优选地，衬底101包含单晶硅片。
在衬底101上形成单晶氧化层103。在某一实施方案中，单晶氧化层103为因其与下层衬底和上层化合物半导体材料的相容性而选择的单晶氧化物材料。在该实施方案中，层103可包含，例如，化学计量的碱土金属钛酸盐，例如钛酸钡(BaTiO3)、钛酸锶(SrTiO3)或钛酸钡锶(SrzBa1-zTiO3，0＜z＜1)。在碱土金属和钛的比例为1∶1时可获得化学计量的碱土金属钛酸盐。在某一实施方案中，层103为厚度大约为2-10个单层并且厚度优选为大约5个单层的化学计量的SrTiO3层。
在层103上形成附加的单晶氧化层104。在某一实施方案中，单晶氧化层104为因其与层103的晶体相容性而选择的单晶氧化物材料。在该实施方案中，层104可包含，例如，非化学计量的碱土金属钛酸盐，例如钛酸钡、钛酸锶和钛酸钡锶。在碱土金属和钛的比例大于1∶1时可获得非化学计量的碱土金属钛酸盐，可通过在形成碱土金属钛酸盐层的过程中建立不同的碱土金属流速和钛流速来获得非化学计量的碱土金属钛酸盐。例如，如果碱土金属的流速大于钛的流速，侧可形成碱土金属和钛的比例大于1∶1的非化学计量的碱土金属钛酸盐。优选地，碱土金属和钛的比例小于或等于大约1.8∶1。在某一实施方案中，层104为非化学计量的SrTiO3层，厚度可为大约2-10个单层，优选地为大约5个单层。优选地，层103和104的综合等价氧化物厚度小于或等于大约1.5nm。
根据本发明的该实施方案，在层104上形成第三单晶氧化层105。层105可包含，例如，化学计量的碱土金属钛酸盐，例如钛酸钡(BaTiO3)、钛酸锶(SrTiO3)或钛酸钡锶(SrzBa1-zTiO3，0＜z＜1)。在某一实施方案中层105为化学计量的SrTiO3层，厚度可为大约2-10个单层，优选地为大约5个单层。如果结构100包含用于高介电常数半导体器件的栅电介质，则根据熟练的技术人员所熟知的技术，可在层105上形成导电栅电极(未示出)。
图2为一横截面，示意性说明根据本发明另一实施方案的半导体器件结构200。器件结构200可以是像例如MOS器件或任何高介电常数器件那样的器件。结构200包括单晶半导体衬底201，优选地为单晶硅片。
在衬底201上形成单晶氧化物层203。单晶氧化物层203优选地为因其与下层衬底和上层化合物半导体材料的晶体相容性而选择的单晶氧化物材料。在该实施方案中，层203可包含，例如，非化学计量的碱土金属钛酸盐，例如钛酸钡(BaxTi1-xO3)、钛酸锶(SrxTi1-xO3)或钛酸钡锶((SrzBa1-z)xTi1-xO3，0＜x＜1，0＜z＜1)。在某一实施方案中，层203为非化学计量的SrTiO3层，厚度可为大约2-10个单层，优选地为大约5个单层。在层203上形成附加的单晶氧化层204。单晶氧化层204优选地为因其与层203的晶体相容性而选择的单晶氧化物材料。在该实施方案中，层204可包含，例如，化学计量的碱土金属钛酸盐，例如钛酸钡、钛酸锶或钛酸钡锶。在某一实施方案中，层204为化学计量的SrTiO3层，厚度可为大约2-10个单层，优选地为大约5个单层。在该实施方案的某一方面中，层203和204的综合等价氧化物厚度小于或等于大约1.5nm。
在该实施方案中，层203和204共同包含用于高介电常数半导体器件——例如MOS器件——的栅电介质。根据熟练的技术人员所熟知的技术，可在层204上形成导电栅电极205以完成器件结构。然后可根据标准生产工艺继续制造，形成基本完成的包括本发明的器件结构的集成电路，例如图2中所说明的。
图3为一横截面，示意性说明根据本发明又一实施方案的结构300。结构300可以是像，例如，用于MOS器件或任何高介电常数器件的栅介电元件那样的结构。结构300包括单晶半导体衬底301，优选地为单晶硅片。
在衬底301上形成单晶氧化层302。在某一实施方案中，单晶氧化层302为因其与与下层衬底和上层化合物半导体材料的晶体相容性而选择的单晶氧化物材料。在该实施方案中，层302可包含，例如，非化学计量的碱土金属钛酸盐，例如钛酸钡(BaxTi1-xO3)、钛酸锶(SrxTi1-xO3)或钛酸钡锶((SrzBa1-z)xTi1-xO3，0＜x＜1，0＜z＜1)。在层302上形成附加的单晶氧化层303。单晶氧化层303优选地为因其与层302的晶体相容性而选择的单晶氧化物材料。在该实施方案中，层303可包含，例如，化学计量的碱土金属钛酸盐，例如钛酸钡、钛酸锶或钛酸钡锶。
根据本发明的该实施方案，在层303上形成许多非化学计量的碱土金属钛酸盐和化学计量的碱土金属钛酸盐的交替层。只要这些层像该结构形成那样在非化学计量和化学计量之间变换，层302、303以及附加层的化学计量/非化学计量性质并不是临界的。也就是说，优选地，在化学计量的碱土金属钛酸盐层上不要形成另一化学计量的碱土金属钛酸盐层，在非化学计量的碱土金属钛酸盐层上不要形成另一非化学计量的碱土金属钛酸盐层。如图3所示，在层303上形成第三单晶氧化层304。层304可包含，例如，非化学计量的碱土金属钛酸盐。最后在层304上形成第四单晶氧化层305。层305可包含，例如，化学计量的碱土金属钛酸盐。在该优选实施方案中，层302、303、304和305共同包含用于高介电常数半导体器件——例如MOS器件——的栅电介质。在该实施方案的某一方面中，交替单晶氧化层中的每一层厚度为大约1-2nm。
图4为一横截面，示意性说明根据本发明某一替代实施方案制造的半导体器件结构400，其中半导体器件结构400包含MOS器件。结构400包括单晶半导体衬底401，优选地为单晶硅片。利用熟练的技术人员所熟知的技术——例如离子注入——在衬底401中形成漏区402和源区403。在区域402和403之间由漏区402和源区403确定了作为衬底401一部分的沟道区408。
在衬底401上邻近沟道区408处形成单晶氧化层404。层404优选地为因其与下层衬底和任何上层化合物半导体材料的晶体相容性而选择的单晶氧化物材料。在该实施方案中，层404可包含，例如，化学计量的碱土金属钛酸盐，例如钛酸钡(BaTiO3)、钛酸锶(SrTiO3)或钛酸钡锶(SrzBa1-zTiO3，0＜x＜1，0＜z＜1)。在某一实施方案中，层404为化学计量的SrTiO3层，厚度可为大约2-10个单层，优选地为大约5个单层。
在该实施方案中，在层404上形成第二单晶氧化层405。层405优选地为因其与层404的晶体相容性而选择的单晶氧化物层。在示出的实施方案中，层405可包含，例如，非化学计量的碱土金属钛酸盐，例如钛酸钡、钛酸锶和钛酸钡锶。在某一实施方案中，层405为非化学计量的SrxTi1-xO3层，其中0＜x＜1，其厚度可为大约2-10个单层，优选地为大约5个单层。
根据本发明的该实施方案，在层405上形成第三单晶氧化层406。层406可包含，例如，化学计量的碱土金属钛酸盐，例如钛酸钡(BaTiO3)、钛酸锶(SrTiO3)或钛酸钡锶(SrzBa1-zTiO3，0＜x＜1，0＜z＜1)。在该实施方案中，层406为化学计量的SrTiO3层，厚度可为大约2-10个单层，优选地为大约5个单层。然后根据熟练的技术人员所熟知的技术在层406上形成导电栅电极407以完成MOS器件结构。
图5为一横截面，示意性说明根据本发明再一实施方案制造的半导体器件结构500，其中半导体器件结构500包含MSO器件。结构500包括单晶半导体衬底501，优选地为单晶硅片。利用熟练的技术人员所熟知的技术——例如离子注入——在衬底501中形成漏区502和源区503。在区域502和503之间由漏区502和源区503确定了作为衬底501一部分的沟道区510。
在衬底501上形成单晶氧化层504。在某一实施方案中，层504为因其与下层衬底和上层化合物半导体材料层505的晶体相容性而选择的单晶氧化物材料。在该实施方案中，层504可包含，例如，碱土金属钛酸盐、碱土金属鉿酸盐或碱土金属锆酸盐。在代表性实施方案中，层504为(Ba，Sr)TiO3层，厚度可为大约2-10个单层。化合物半导体层505可包含，例如，硅锗(Si-Ge)、砷化镓(GaAs)、铟镓砷(InGaAs)、铟铝砷(InAlAs)、铝镓砷(AlGaAs)或铟镓磷(InGaP)。
然后在层505和沟道区510上形成单晶氧化层506。层506优选地为因其与层505的晶体相容性而选择的单晶氧化物材料。在所示实施方案中，层506可包含，例如，化学计量的碱土金属钛酸盐，例如钛酸钡、钛酸锶或钛酸钡锶。在某一实施方案中，层506为化学计量的SrTiO3层，厚度为大约5个单层。根据本发明该实施方案，在层506上形成第二单晶氧化层507。层507可包含，例如，非化学计量的碱土金属钛酸盐，其中碱土金属与钛的比例大于1∶1。在某一实施方案中，层507为非化学计量的SrxTi1-xO3层，厚度为大约5个单层。进一步，根据本发明该实施方案，在层507上形成第三单晶氧化层508。层508可包含，例如，化学计量的碱土金属钛酸盐。在某一实施方案中，层508为化学计量的SrTiO3层，厚度为大约5个单层。合起来，根据该实施方案的某一方面，层506、507和508的合成带隙大于大约3.2eV。然后根据熟练的技术人员所熟知的技术在层508上形成导电栅电极509以完成MOS器件结构。
因此，所公开的是制造降低了漏电流密度的高介电常数半导体器件的方法。正如所公开的，半导体器件的各层可用各种生长沉积方法来形成，其中包括，但不局限于，分子束外延(MBE)、化学束外延(CBE)、金属有机分子束外延(MOMBE)、高真空化学气相沉积(UHVCVD)、物理气相外延(PVD)、金属有机气相外延(MOCVD)等。
在前述说明中，参考特定实施方案描述了本发明。然而，普通的技术人员都能理解，只要不偏离下面权利要求中提出的本发明的范围，可进行各种调整和变更。因此，应当将这些说明和附图看作说明性的而非限制性的，所有这样的调整都要包括在本发明的领域中。
上面对于特定实施方案描述了益处、其它优点以及问题的解决方法。然而，这些益处、优点、问题的解决方法，以及可使任何益处、优点或解决方法发生或变得更明确的任何要素都不是要解释为任何或所有权利要求的关键的、必须的或基本的特征或要素。此处，术语“包含”、“由……构成”及其任何变体是要覆盖非排他性包含，这样，包含一列要素的工艺、方法、项目或设备不仅包括那些要素，还可包括没有清楚列出或与这样的工艺、方法、项目或设备有内在联系的其它要素。进一步，没有哪个此处所描述的要素对于本发明的实行是基本的，除非它们被很清楚地描述为“基本的”或“必须的”。