具有静电放电防护的封装基板 【技术领域】
本发明涉及一种封装基板，具体地说，本发明涉及一种具有静电放电防护的封装基板。背景技术
集成电路的工作电压通常为5伏特或更小，当集成电路承受较高的电压时，通常会损坏该集成电路。对于因为摩擦、感应、接触等产生的静电，目前现有的芯片中，仅有少数会在其内部加入静电保护电路的设计，以防护静电对芯片的损害。大多数的芯片并没有该静电保护电路的设计。
另外，在芯片封装或封胶的过程中，由于在注入封胶至芯片的程序中，封胶与基板或其它介质摩擦、感应、接触时，或是基板与封装模具离模时，都可能产生静电，该静电放电的破坏将使芯片失效损坏，而造成封装产品失败。
因此，有必要提供一种创新且富进步性地封装基板，以解决上述问题。 发明内容
本发明的目的在于提供一种具有静电放电防护的封装基板。该封装基板放置于一封装模具内，该封装模具设有与该封装基板呈相应接合形状的一凹槽。该凹槽具有一内侧壁。该封装基板的外侧壁与该凹槽的内侧壁接触。该封装基板的第一铜网层及第二铜网层延伸至该外侧壁，从而使该第一铜网层及第二铜网层与该凹槽的内侧壁形成电连接。藉此当封装过程中产生静电时，静电电荷由该第一铜网层或该第二铜网层引导至该模具凹槽的内侧壁，并引导出静电电荷，以使封装中的芯片可免于静电放电的破坏，以提高封装产品的良好率。
本发明的另一目的在于提供一种具有静电放电防护的封装基板。该封装基板的多个定位孔套设于封装模具的凹槽的定位柱，并与该等定位柱电连接，使该封装基板定位于该凹槽内。该封装基板的第一铜网层及第二铜网层与该等定位孔形成电连接，藉此当封胶过程中产生静电时，静电电荷将由该第一铜网层或该第二铜网层引导至该等定位孔，并由该封装模具的该等定位柱引导出静电电荷。因此，利用本发明的封装基板，在封装过程中所产生的静电可安全地传导出封装基板外，从而防护封装中的芯片免于静电电荷的破坏。附图说明
图1为本发明的封装基板的立体图；
图2为本发明的封装基板与封装模具的示意图；
图3为本发明的封装基板的剖视图；及
图4为本发明的封装基板的局部放大剖视图。【图号说明】1：第一实施例的封装基板 11：芯片座12：注模 13：第一铜网层14：介质层 15：第二铜网层16：定位孔 17：外侧壁2：封装模具 21：凹槽211：内侧壁 22：定位柱具体实施方式
参考图1、图2、图3及图4，本发明第一实施例的具有静电放电防护的封装基板1，放置于一封装模具2内，该封装模具2设有与该封装基板1呈相应接合形状的一凹槽21及多个定位柱212。该凹槽21用以容纳该封装基板1，该凹槽21具有一内侧壁211。
该封装基板1包括：五个芯片座11、五个注模口12、一第一铜网层13、一介质层14、一第二铜网层15、多个定位孔16及外侧壁17。芯片座11用以承载欲封装的芯片。每一注模口12由该封装基板1的边缘连接至各芯片座11，用以引导封胶注入各芯片座11。该等注模口12设置于该封装基板1的顶面。该封装基板1的外侧壁17与该凹槽21的内侧壁211接触。
第一铜网层13设置于该封装基板1的外围，该第一铜网层13在该封装基板1的外围与各注模口12电连接。在该封装基板1的外围，第一铜网层13设置于注模口12之下，并与注模口12电连接。第一铜网层13延伸至该外侧壁17，从而使该第一铜网层13与该凹槽21的内侧壁211形成电连接。
第二铜网层15设置于该封装基板1的底面的外围，该第二铜网层15延伸至该外侧壁17，使该第二铜网层15与该凹槽21的内侧壁211形成电连接。介质层14形成于该第一铜网层13与该第二铜网层15电连接。
多个定位孔16设置于该封装基板1的外围，贯穿该封装基板1的顶面及底面。该等定位孔16用以套设于该等定位柱212，使该封装基板1定位于该模具2的凹槽21内。该等定位孔16的内缘具有导电的涂层或导电材料以与该等定位柱212形成电连接。且该第一铜网层13及第二铜网层15与该等定位孔16形成电连接，从而使该第一铜网层13及第二铜网层15与该等定位柱212电连接。
当芯片封装或封胶的过程时，若封胶与封装基板1或其它介质摩擦、感应、接触，产生静电时，静电电荷将有两个释放路径，第一个路径是由注模口12引导至第一铜网层13，静电电荷由第一铜网层13传递至模具2凹槽21的内侧壁211，并由模具2引导出该静电电荷。第二个路径是由第一铜网层13及第二铜网层15引导至定位孔16及定位柱212，由模具2的定位柱212引导出静电电荷。
因此，利用本发明的封装基板1，可将封装过程中所产生的静电安全地导引出封装基板1外，从而使封装中的芯片可免于静电放电的破坏，以提高封装的良好率。
上述实施例仅为说明本发明的原理及其功效，而非限制本发明。因此，本领域普通技术人员可在不违背本发明的精神的情况下，对上述实施例进行修改及变化。本发明的保护范围应以权利要求为准。