在铜金属图案表面形成密封层的方法 【发明领域】
本发明是有关于半导体积体电路(integrated circuits；ICS)的制程技术，特别是有关于在铜金属图案表面形成密封层(sealing layer)的制程技术。背景技术
众所周知，当半导体装置的尺寸渐缩，半导体业者必须持续地改善半导体装置的性能。为了维持小尺寸的半导体装置，大部分的半导体业者利用缩小装置的单一元件(individual component)，以达到小尺寸的半导体装置效果。再者，半导体业者亦通过垂直整合(vertical integration)的方式，以减少元件所消耗的面积。当内连线的截面积缩小时，导线阻值与电流密度能力成为整个芯片性能的关键因素。例如当内连线的线宽缩小时，传统于内连线(Interconnects)的铝金属具有电子迁移以及低热消散(heat dissipation)的问题。
因此，具有低阻值(low resistance)的较佳电子迁移寿命地铜金属，能够消除使用铝金属当作内连线存在的问题，因此在近世化的积体电路制程，铜金属层已渐渐地取代铝金属而成为主流。其主要缺陷在于：
然而，由于铜金属本身不适用电浆蚀刻(plasma etching)，因此无法如金属导线一样，利用传统的蚀刻方式，难以制造铜金属构成的内连线。
近年来，涉及在各种导电层进行蚀刻以及遮盖(mask)的镶嵌技术(damascene technology)，能够符合铜金属内连线的需求。上述镶嵌技术是在绝缘材料(insulator)之中形成多数个沟槽(trench)，然后再将例如铜金属层填入上述沟槽，再者利用化学机械研磨法(chemical mechanicalpolishing；CMP)，研磨铜金属层，直到露出上述绝缘层，以得到想要的铜金属图案(desirable copper pattern)。而双镶嵌技术(dual damascenetechnology)则是在绝缘层形成连系不同金属层的接触孔(via)以及沟槽(trench)构成的双镶嵌构造(dual damascene)，然后再将金属层填入上述双镶嵌构造，再进行化学机械研磨，以平坦化(planarize)上述铜金属层。再者，为了更进一步防止铜金属离子迁移，因此，铜金属内连线的表面必须形成一密封层(sealing layer)。
以下通过图1所示的具有密封层的铜金属镶嵌构造，说明传统技术。其制程步骤如下述：
图1显示单晶硅构成的半导体基底10，其表面形成有介电层(dielectriclayer)12及形成于介电层12中的镶嵌构造。在上述介电层12以及镶嵌构造表面沉积扩散阻障层(diffusion barrier)14，紧接着利用化学电镀法(eletroplating)及化学机械研磨法，在镶嵌构造的中形成铜金属层15。然后，利用电浆加强型化学气相沉积法(plasma enhanced chemical vapordeposition；PECVD)在上述铜金属层15及介电层12表面形成氮化硅(siliconnitride)或是氮氧硅化合物(silicon oxynitride)构成的密封层16，此密封层16能够进一步地防止铜金属的离子迁移(migration)至后续步骤形成的介电层18，并且具有蚀刻停止层(etching stop layer)的作用；接下来，沉积一介电层18于上述密封层16表面，再利用传统的双镶嵌技术在上述介电层18形成铜金属镶嵌构造20。其主要缺陷在于：
然而，利用传统技术形成的以氮化硅(silicon nitride)或是氮氧硅化合物(silicon oxy-nitride)构成密封层，与下层的铜金属层的粘合度(adhesion)不足。此是由于铜金属图案与氮化硅或是氮氧硅化合物之间不易产生化学反应而键结，而无化合物形成于其间；
再者，由于氮化硅或是氮氧硅化物为高介电常数材料，使得传统的密封层会增加内连线之间的阻值电容(resistance capacitor)，因而对于半导体装置的性能有负面的效应。发明内容
本发明的目的是提供一种在铜金属图案表面形成密封层的方法，达到降低铜金属图案之间的阻值电容及提升半导体装置的性能的目的。
本发明的另一目的是提供一种铜金属图案表面形成密封层的方法，达到提升本身与下层的铜金属图案之间的粘合度的目的。
本发明的目的是这样实现的：一种在铜金属图案表面形成密封层的方法，它少包括下列步骤：提供一半导体基底，其已形成有一铜金属图案；利用原子层化学气相沉积法，在上述铜金属图案的上表面沉积一钽金属层；以及导入氮气与上述钽金属层的最上面的原子层反应，形成一包含氮化钽的密封层。
当然，本发明不限于利用原子层化学气相沉积法形成钽金属，亦可形成钛金属或是或是钨金属层。上述在铜金属图案表面形成密封层的方法的中铜金属图案的形成可以更包括下列步骤：在上述半导体基底表面沉积一介电层；选择性蚀刻上述介电层以形成一镶嵌构造；电镀一铜金属层以填入上述镶嵌构造；以及平坦化上述铜金属层以留下一铜金属图案并且露出上述介电层表面。
本发明还提供一种铜金属图案表面形成密封层的方法，其特征是：它至少包括下列步骤：
(1)提供一半导体基底，其已形成有铜金属图案；
(2)利用原子层化学气相沉积法，在所述铜金属图案的上表面沉积自我对准金属层；
(3)导入氮气与所述金属层的最上面的原子层反应，形成包含金属氮化物的密封层。
所述的自我对准金属层选自钽金属层、钛金属层或钨金属层。所述铜金属
图案的形成更包括下列步骤：
在所述半导体基底表面沉积介电层；
选择性蚀刻所述介电层，以形成镶嵌构造；
电镀铜金属层，以填入所述镶嵌构造；
平坦化所述铜金属层，以留下铜金属图案并且露出所述介电层表面。
所述沉积金属层时，更包括导入含有金属元素的有机先驱物质于沉积反应器之中。所述金属层沉积时，还包括导入氦气或是氩气当作载气。所述金属层包含2层至15层。它还包括下列步骤：
在所述半导体基底表面沉积介电层，以覆盖所述密封层；
利用选择性蚀刻所述介电层，以形成镶嵌构造；以及电镀铜金属于所述镶嵌构造之中。
下面结合较佳实施例和附图进一步说明。附图说明
图1是传统技术制造的具有密封层的铜金属镶嵌构造的剖面示意图。
图2-图9是本发明的铜金属镶嵌构造的制程剖面示意图。
图10是本发明形成的密封层的部分迭层构造示意图。具体实施方式
参阅图2-图10所示，为本发明的铜金属镶嵌构造的制程剖面示意图及密封层的部分迭层构造示意图。
首先，参阅图2所示，提供一单晶硅构造的半导体基底100，其表面形成有介电层102，介电层102最好是由二氧化硅或是低介电常数(low dielectricconstant)的有机材料构成。接着，利用传统的微影制程以及蚀刻步骤以选择性蚀刻上述介电层102，在介电层102内形成沟槽式镶嵌构造104。
接下来，参阅图3所示，顺应性地在上述介电层102以及镶嵌构造104内形成扩散阻障层106，上述扩散阻障层106最好是由氮化钛(TiNx)或氮化钽(TaNy)构成，接着以化学电镀方式将铜金属层108填入形成有扩散阻障层106的镶嵌构造104。
然后，参阅图4所示，利用化学机械研磨法以平坦化上述铜金属层108以及扩散阻障层100，因而在上述镶嵌构造104内留下包含扩散阻障层106a与铜金属108a的铜金属图案110。上述铜金属图案110的上表面会自发性地形成一氧化铜薄膜(为了简化，图未显示)，提供后续自我对准(self-aligned)钽金属沉积的反应位置。
接着，参阅图5所示，利用原子层化学气相沉积法，以在上述铜金属图案110的上表面选择性地形成钽金属层112，上述钽金属层112是将含有钽金属的有机先驱物质于金属有机化学气相积法(metal organic chemical vapordeposition；MOCVD)的反应室，并且导入氦气(He)或是氩气(Ar)，以当作载气(carrier gas)，上述沉积温度设定在250-450℃之间，使得钽金属层112包括5个原子层，如图10所示。
之后，参阅图6及图10所示，半导体基底100被送至反应腔室(chamber)，进行氮气回火(nitroge nannealing)，亦即，氮气被导入反应腔室，并且将回火温度控制在介于400-450℃，大约进行30秒钟，使得氮气与钽金属层112的最上面的原子层反应，以形成包含氮化钽的密封层112a，上述密封层112a能够防止铜的离子迁移。
然后，参阅图7所示，将二氧化硅或是低介电常数的有机材料构成的介电层114沉积或是涂布于上述半导体基底100以及上述密封层112a的表面。
接着，参阅图8所示，利用传统方法先形成接触孔(via-first)或是先形成沟槽(trench-first)的制程，在介电层114之中形成双镶嵌构造(dualdanlscene；DS)。
接着，参阅图9所示，在上述半导体基底100表面电镀一填入上述双镶嵌构造DS的铜金属层，然后利用化学机械研磨法以平坦化上述铜金属层，以留下铜金属双镶嵌构造122。
本发明的特征及功效如下：
本发明在铜金属图案表面形成密封层的方法，能够降低铜金属图案之间的阻值电容，以提升半导体装置的性能。
再者，本发明提供的在铜金属图案表面形成密封层的方法，能够提升本身与下层的铜金属图案之间的粘合度(adhesion)。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此项技艺者，在不脱离本发明的精神和范围内，所作更动与润饰，都属于本发明的保护范围之内。