半导体器件及其制造方法 【技术领域】
本发明是关于一种半导体器件及其制造方法，有关适合于例如，栅电极上形成层间绝缘膜的场合，或用绝缘膜埋入STI(Shallow TrenchIsolation：浅沟隔离)内部的场合等方面。背景技术
形成栅电极以后，作为层间绝缘膜或形成氧化硅(SiO2)膜，或进行给STI形成时的沟内部埋入氧化硅膜。
成膜温度为500℃以下，在O3/TEOS气氛中形成氧化硅膜的话，就能够在无回流工序下变为流动性，即表示自行平坦化这样的薄膜形状，获得优良的埋入特性。
然而，这时的成膜反应，往往对基底膜表面有较大敏感依赖性。尤其，对氮化硅(SiN)膜表面上形成氧化硅膜的场合，屡屡发生异常生长，有时候形成多孔性膜。一般把这种现象称为基底依赖性。
图11中，表示存在基底依赖性的状况下，形成氧化硅膜时的剖面状态。
半导体衬底10的表面上淀积电极材料进行图形制作，形成栅电极11。形成氮化硅膜12使其覆盖栅电极11和半导体衬底10以后，为了覆盖氮化硅膜12，在成膜温度为500℃以下，O3/TEOS气氛中，形成作为层间绝缘膜的氧化硅膜13。由于对氧化硅膜13存在基底依赖性，失去O3/TEOS工艺特有的流动性，使埋入特性极端恶化并在氧化硅膜13中发生空隙14。
这里，大家都知道，在O3浓度低的气氛中进行成膜的话，就不会发生基底依赖性。因而从来，屡屡采用，在成膜的初期阶段，使用低浓度O3气成膜，然后用高浓度O3气成膜的所谓两阶段进行成膜的办法。
可是，按照该办法成膜的场合，为了减少基底依赖性，第1层硅氧化膜的膜厚就需要100nm以上。
进而，用低O3浓度成膜的第1层氧化硅膜埋入特性恶劣。对近年来微细化的图形而言，用第1层氧化硅膜埋入沟的内部，因此用这种两阶段成膜地办法变得困难起来。
并且，通过进行等离子照射使氮化硅膜表面改性，也能消除基底依赖性。但是，新增需要用于等离子照射的设备，就要增加成本，并且也存在因等离子损伤而使晶体管特性恶化的担心，使用该办法本身也存在问题。
如上所述，从来为了埋入栅电极间、STI等，形成氧化硅膜的时候，都存在因基底依赖性而使埋入特性恶化的问题。发明内容
本发明鉴于上述事项，其目的在于提供一种既不用添加等离子照射这样的新工序，不因等离子损伤而使晶体管特性恶化，能够消除形成氧化硅膜形成时的基底依赖性，得到良好埋入特性的半导体器件及其制造方法。
本发明的半导体器件，其特征是具备，在半导体衬底上形成的密度为2.2g/cm3以下的氮化硅膜，以及在所述氮化硅膜上，在含有TEOS及O3的气氛中成膜的氧化硅膜。
并且本发明的半导体器件，其特征是具备：半导体衬底上形成的栅电极；要形成使之覆盖所述栅电极，密度为2.2g/cm3以下的氮化硅膜；以及在所述氮化硅膜上，在含有TEOS和O3的气氛中成膜的氧化硅膜。
或者本发明的半导体器件，其特征是具备：要形成使其覆盖半导体衬底的表面部分上所形成的沟内部表面，密度为2.2g/cm3以下的氮化硅膜；以及为了埋入由所述氮化硅膜覆盖的所述沟内部，在含有TEOS和O3的气氛中成膜的氧化硅膜。
所述氮化硅膜可以是氮/硅比为1.2以下，并且也可以是膜中含有氯浓度为1.0E21～1.0E22原子/cm3，进而也可以在距膜表面深度1～3nm范围内氧浓度为1.0E21原子/cm3以上。
本发明的半导体器件制造方法，其特征是具备：在半导体衬底上形成密度为2.2g/cm3以下的氮化硅膜的工序；以及成膜温度在500℃以下，成膜压力为200～760Torr，含有TEOS和O3的O3浓度为5wt％以上的气氛中，在所述氮化硅膜上形成氧化硅膜的工序。
或者本发明的半导体器件制造方法，其特征是具备：在半导体衬底的表面部分上形成沟的工序；形成密度为2.2g/cm3以下的氮化硅膜，使其覆盖所述沟的内部表面的工序；以及成膜温度在500℃以下，成膜压力为200～760Torr，含有TEOS和O3的O3浓度为5wt％以上的气氛中，形成氧化硅膜，使其埋入由所述氮化硅膜覆盖后的所述沟内部的工序。
在形成所述氮化硅膜的工序中，也可以用SinCl(2n+2-x)Hx(n为2以上整数，x为0以上2n+1以下的整数)作为原料，利用减压CVD法，形成所述氮化硅膜。
或者形成所述氮化硅膜的工序中，也可以通过设定成膜温度为350～600℃，形成所述氮化硅膜的密度为2.2g/cm3以下。
或者并且，在形成所述氮化硅膜的工序中，也可以通过设定成膜温度为350～600℃，形成氮/硅比为1.2以下。附图说明
图1表示本发明第1实施方案的半导体器件纵剖面图及其制造方法的一工序纵剖面图。
图2表示该第1实施方案的半导体器件纵剖面图及其制造方法的一工序纵剖面图。
图3表示本发明第2实施方案的半导体器件纵剖面图及其制造方法的一工序纵剖面图。
图4表示该第2实施方案的半导体器件纵剖面图及其制造方法的一工序纵剖面图。
图5表示该第2实施方案的半导体器件纵剖面图及其制造方法的一工序纵剖面图。
图6表示该第2实施方案的半导体器件纵剖面图及其制造方法的一工序纵剖面图。
图7表示该第2实施方案的半导体器件纵剖面图及其制造方法的一工序纵剖面图。
图8表示氧化硅膜的成膜速度比依赖于基底氮化硅膜密度的特性曲线。
图9表示氧化硅膜的表面粗糙度依赖于基底氮化硅膜密度的特性曲线。
图10表示氧化硅膜的成膜速度比依赖于基底氮化硅膜的N/Si组成比的特性曲线。
图11表示现有半导体器件的纵剖面图及其制造方法的一工序纵剖面图。具体实施方式
如上所述，从来形成氧化硅膜时的基底依赖性一直是个问题。对此发明人确认在构成基底的氮化硅膜密度小的场合依赖性减轻。在膜密度小的氮化硅膜上，作为获得流动性的成膜条件，采用在500℃以下成膜温度，O3/TEOS气氛中形成氧化硅膜的办法，能够形成基底依赖性低，埋入性能优良的氧化硅膜。
以下，参照附图，说明基于上述考察而完成的本发明实施方案。
(1)第1实施方案
利用图1，说明本发明的第1实施方案。本实施方案是关于栅电极上形成氧化硅膜作为层间绝缘膜的场合。
半导体衬底20的表面上淀积电极材料进行图形制作，形成栅电极21。淀积氮化硅膜22，使其覆盖栅电极21和半导体衬底20，进行蚀刻，只在栅电极21的侧面残留形成隔离层22。
进而，形成氮化硅膜23，使其覆盖栅电极21、隔离层22和半导体衬底20。该氮化硅膜23的形成，是以HCD气体，即SinCl(2n+2-x)Hx(n为2以上整数，x为0以上2n+1以下的整数)和氨(NH3)为原料，设定成膜温度为350～600℃，优选例如450℃利用减压CVD法来进行。采用在这样低温下成膜的办法，可以把氮化硅膜制成2.2g/cm3以下的低密度。
并且，这时氮化硅膜23的氮/硅比为1.2以下。使用HCD气体时，该气体中含有氯成为原因，氮化硅膜23的膜中含有的氯浓度为1.0E21～1.0E22原子/cm3。进而，该氮化硅膜23因为处于膜密度低表面容易氧化的状态，所以距膜表面深度1～3nm范围，氧浓度为1.0E21原子/cm3以上。
为了覆盖获得低密度的氮化硅膜23，作为获得流动性的成膜条件，成膜温度为500℃以下，较好的是例如400～480℃，成膜压力为200～760Torr，O3浓度在5wt％以上，O3/TEOS气氛中，如图2所示，淀积氧化硅膜24作为层间绝缘膜。
由于形成低密度氮化硅膜23，消灭氧化硅膜24对基底依赖性。因此，O3/TEOS工艺特有的流动性没有失去，埋入性能没有恶化，并防止氧化硅膜24中发生空隙。
(2)第2实施方案
利用图3～图7，说明本发明的第2实施方案。本实施方案是关于为埋入在STI工序中所形成的沟内部，形成氧化硅膜的场合。
如图3所示，半导体衬底30的表面上采用热氧化法形成氧化硅膜31，在氧化硅膜31上用CVD法形成氮化硅膜32。氮化硅膜32上，形成除去形成沟部分后的光刻胶膜33。
如图4所示，以光刻胶膜33为掩模，进行各向异性蚀刻，在半导体衬底30的表面部分形成沟34。然后除去光刻胶膜33。
如图5所示，在沟34里面露出的衬底表面上，用热氧化法形成氧化硅膜35。
如图6所示，形成2.2g/cm3以下低密度氮化硅膜36，使其覆盖全体包括沟34的内部表面。这时的成膜条件跟上述第1实施方案同样。
该氮化硅膜36的表面上，按照与上述第1实施方案同样的成膜条件，淀积氧化硅膜37作为STI的埋入材料。而后，如图7所示，进行CMP(Chemical Mechanical Polishing：化学机械抛光)和用于提高密度的退火处理。进而，使用热磷酸除去氮化硅膜32和36，得到STI。
如果用热氧化法形成的氧化硅膜上直接用O3/TEOS形成氧化硅膜的话，就大大呈现基底依赖性。本实施方案中，不是在用热氧化法生成的氧化硅膜35表面上直接在O3/TEOS气氛中形成氧化硅膜37，而是通过形成膜密度低的氮化硅膜36作为缓冲层，在O3/TEOS气氛中为氧化硅膜37消去基底依赖性。因此，能够呈现O3/TEOS工艺特有的流动性，提高埋入特性，不会发生空隙地埋入沟34内。
这里，虽然氮化硅膜36留在沟34的内部，但是由于是绝缘膜，便没有给器件特性带来影响。
讨论基底依赖性的时候，屡屡使用成膜速度比(＝氮化硅膜上的氧化硅膜生长速度/硅衬底上的氧化硅膜生长速度)作为指标。对存在基底依赖性的场合来说，因为氮化硅膜上的氧化硅膜的膜生长速度减小，所以成膜速度比缩小。
图8中，表示成膜速度比依赖于氮化硅膜密度的特性。从该曲线可以知道，氮化硅膜的膜密度越小成膜速度比越大，减轻了基底依赖性。并且，其成膜速度比的变化，以氮化硅膜的膜密度2.2g/cm3为界而变大。因而，上述本实施方案中，把氮化硅膜的膜密度设定为2.2g/cm3以下。
接着，图9中，表示在O3/TEOS气氛中氧化硅膜表面粗糙度依赖于基底氮化硅膜膜密度的特性。
从该曲线很清楚，氮化硅膜的膜密度超过2.2g/cm3，就发生基底依赖性，氧化硅膜异常生长，氧化硅膜的表面粗糙度增大。可见该氧化硅膜表面粗糙度的变化，也与所述成膜速度比同样，从氮化硅膜的膜密度为2.2g/cm3以下的区域起改善。
膜密度2.2g/cm3以下的氮化硅膜，膜质恶劣，成了多孔性膜。因此，膜表面容易氧化，在距膜表面深度1～3nm的范围内，含氧约1.0E21原子/cm3的浓度。可以认为，这样膜密度低的多孔性氮化硅膜中，由于存在很多中间生成物的吸附场所，减轻了基底依赖性。
并且这样的氮化硅膜，如上述，虽然通过低温下成膜来得到，但是此时膜中含有许多氯，存在膜中浓度在1.0E21～1.0E22原子/cm3范围。
图10中，表示氮化硅膜的N/Si组成比与成膜速度比的关系。从该曲线可知，硅越过剩成膜速度比越大，基底依赖性缩小。可以认为，膜表面过剩的硅，因大气中的氧而形成多孔性氧化膜，生成许多中间生成物的吸附场所，减轻了基底依赖性。如该曲线所示，可以认为成膜速度比，在N/Si比为1.2以下的区域一直在增大，该区域中氮化硅膜表面上形成多孔性氧化膜。
通过在基底上使用这种多孔性氮化硅膜，就能够由埋入性能优良的O3/TEOS形成氧化硅膜。
上述的实施方案只是一例，而不是限定本发明。例如，上述的实施方案中，使用HCD气体，以便在低温下能够进行氮化硅膜的成膜。但不限于此，例如，也可以使用BTBAS气体等其它气体，以至能够低温下成膜。
如以上说明的那样，按照本发明半导体器件及其制造方法，采用在膜密度低的氮化硅膜上，在O3/TEOS气氛中温度500℃以下成膜氧化硅膜的办法，就能够消除基底依赖性获得优良埋入特性。