由共用衬底集中制作器件芯片的方法 【技术领域】
本发明涉及到用单片材料衬底集中制作多个器件芯片，尤其是微镜芯片的方法。
背景技术
由单片材料衬底集中生产多个同样的器件(微镜芯片，半导体激光器单元等)比用相应数目的衬底各自生产可得到较高的生产效率和较低的成本。例如，日本专利公开A-6(1994)-275714号公开了一种方法，它是在单片材料衬底上制作几个半导体激光器单元，然后将衬底分成小片来得到最终产品的。
附图中的图12A-12E说明了上述常规方法的主要步骤。按照这种方法，规定数目的半导体激光器单元制作在共用的半导体材料衬底上。如图12A所示，衬底1用粘合剂3临时粘在玻璃片2上并抛光。然后，如图12B所示，在衬底1的上表面盖以抗蚀剂层4，再进行腐蚀而在抗蚀剂层4中形成分割沟槽5。如图12C所示，在衬底1上制作各半导体激光器单元的电极6a。最后，如图12D所示，在相应于分割沟槽5处将衬底1分割开。这样，就得到了图12E所示的分立的半导体激光器单元。
按照常规的方法，在材料衬底1上制成了激光器单元的基本结构后才制作分割沟槽。不利的是，这样的制作过程由于附加了制作沟槽的步骤而降低了生产效率。
【发明内容】
在上述状况下提出了本发明。因此，本发明的目的是提供一种在单片材料衬底上制作多个器件芯片，尤其是微镜芯片的方法，它比常规方法有较高的生产效率和较低的成本。
根据本发明的第一方面，提供了一种由共用衬底集中制作多个微镜芯片的方法，每个微镜芯片都包含微镜单元，后者配有框架、与框架有隔离部分地镜形成部分、以及连接镜形成部分与框架的扭杆。此方法包括：腐蚀共用衬底来形成上述的隔离部分；腐蚀共用衬底来形成分割沟槽以使共用衬底分割成微镜芯片。制作隔离部分的腐蚀与制作分割沟槽的腐蚀是并行的。这样，生产效率大为改善，因为无须进行两个独立的制作隔离部分和分割沟槽的腐蚀过程。此外，减少腐蚀过程还可降低生产期间较脆的微镜芯片破损的机会。
共用衬底可由例如硅制成。为具有导电性，硅衬底可掺以适当的p型或n型杂质。从共用衬底分割成的每个微镜芯片可至少含有一个微镜器件。为使生产效率较高，每个微镜芯片可包含多个(例如80个)安排成阵列的微镜器件。
根据本发明，制作框架与镜形成部分隔离部分的腐蚀和制作分割沟槽的腐蚀，可为干法或湿法腐蚀。优选地，使用SF6气体和C4F8气体的DRIE(深度反应离子刻蚀)可用于精确和精细的腐蚀结果。
优选地，在进行制作分隔沟槽的腐蚀时可形成与微镜芯片角上相连的增强部分。此增强部分可由共用衬底未腐蚀的剩余部分来制成。
配备这种增强部分可防止共用衬底因微镜芯片角上的应力集中而过早地沿分割沟槽裂开。增强部分的厚度可为，例如，10μm，使在不再需要时可容易地除去之。
优选地，增强部分可与扭杆一起制成。
优选地，分割沟槽可包括第一沟槽和终止在第一沟槽某处的第二沟槽。这种安排的好处是能作为保护物来防止裂痕沿第二沟槽扩展。
优选地，分割沟槽可包括彼此分开的闭环，每个闭环围绕着一个相应的微镜芯片。此外，每个闭环可扩展为矩形或非矩形(例如，圆形)的。在此情形下，相邻的环可由共用衬底的未腐蚀部分彼此隔开。有利的是，即使在沟槽部分过早产生裂痕，共用衬底的剩余部分使裂痕不会向相邻沟槽延伸。
优选地，共用衬底可包括复合板块，它包含第一导电层、第二导电层以及夹于其间的中间绝缘层，其中分割沟槽和所述隔离部分都制作在第一和第二导电层中。导电层可由n型或p型掺杂的硅制成。中间绝缘层可由二氧化硅制成，这可用氧化导电层表面来得到。
优选地，分割沟槽的延伸可偏离共用衬底晶轴。
根据本发明的第二方面，提供了一种由共用衬底集中制作多个器件芯片的方法。此方法包括：在建立器件芯片结构的过程中进行腐蚀；进行腐蚀来制作分割沟槽以将共用衬底分割成分立的器件芯片；以及在分割沟槽中制作连接各器件芯片角的增强部分。建立器件芯片结构过程中的腐蚀可与制作分割沟槽的腐蚀并行。增强部分可由共用衬底未腐蚀的剩余部分制成。
从下面的详细描述并参照附图，本发明的其他特点和优点将更为明显。
【附图说明】
图1为一平面图，表示由本发明的方法生产的微镜芯片的上部；
图2为一底视图，表示图1微镜芯片的下部；
图3A、3B和3C分别为沿图1A-A、B-B和C-C线截取的剖面图；
图4A-4H和图5A-5D说明了本发明的方法的步骤；
图6表示本发明的方法所用的第一掩模；
图7表示本发明的方法所用的第二掩模；
图8表示本发明的方法所用的第三掩模；
图9为一剖面图，表示根据本发明制作分割沟槽的一种可能安排；
图10A-11B表示根据本发明制作分割沟槽的其他可能安排；
图12A-12E表示由共用衬底制作半导体器件芯片的常规方法。
【具体实施方式】
下面将参照附图说明本发明的优选实施发方式。
图1-3说明了根据本发明优选实施方式的微镜芯片100(只表示四个)。具体地，图1为一平面图，表示芯片100的上部，而图2表示同一芯片100的下部。图3A-3C分别为沿图1A-A、B-B和C-C线截取的剖面图。在说明的实例中，为了说明和描述清楚起见，每个微镜芯片100都被描述为包含单个微镜元件。然而，根据本发明，每个微镜芯片100可包含排成阵列的多个微镜元件(例如，80个元件)。
如图1和2所示，作为单元的每个微镜芯片100配有镜子部分110、环绕镜子部分110的框架以及连接镜子部分110与框架120的一对扭杆130。镜子部分110与框架120只由一对扭杆130彼此相连，而在其他部分则由纵向伸展的隔离部分100a隔开。按照这种安排，镜子部分110可绕扭杆130的轴线对框架120扭转。微镜芯片100的所有部件，除了镜层111和绝缘表面140外，都可由导电材料集成制作。导电材料可为Si(硅)掺以P(磷)或As(砷)而得到的n型半导体，或Si掺以B(硼)得到的p型半导体。也可使用金属如W(钨)作为导电材料。
如图1所示，镜子部分110的上表面由薄反射层(镜层)111构成。此外，在镜子部分的两个相对的侧面制作有第一梳状电极110a、110b。
如图2和3所示，框架120具有多层结构，包括主框架部分121、一对电极基座122、以及夹在主框架部分121与电极基座122间的绝缘层140。电极基座122与由框架向内伸展的第二梳状电极122a、122b制作在一起。第二梳状电极122a、122b就位于镜子部分110的第一梳状电极110a、110b之下。为免干扰镜子部分110的工作，第一梳状电极110a、110b在横向上与第二梳状电极122a、122b错开(见图3C)。如图3B所示，扭杆130的厚度小于镜子部分110并与主框架部分121相连。
下面参照图4A-4H和5A-SD来说明制作微镜芯片100的方法。注意，这些图是沿图1D-D线实线部分截取的剖面图。
首先，如图4A所示，制备两个硅片100′。这些晶片是掺以n型或p型杂质(例如As或B)而成为导电的。在每个晶片100′上，用热氧化形成，例如，厚500nm的二氧化硅层140。
然后，如图4B所示，使各二氧化硅层140彼此接触，并在氮气氛中100℃下退火使之固结。此后，抛光晶片表面而提供一SOI晶片101′(Si/SiO2/Si各层的厚度可为100μm、1μm和100μm)。SOI晶片101′的直径为7.62cm(3英寸)。附加的二氧化硅层140用作中间绝缘层，使掺杂的硅衬底彼此电绝缘。
然后，如图4C所示，SOI晶片101′的上表面盖以氧化硅层10′(厚度为100nm-1000nm)，它将被加工成第一腐蚀掩模。氧化硅层10′可用，例如，热氧化或CVD(化学汽相沉积)法来生长。
然后，如图4D所示，腐蚀氧化硅层10′来形成第一掩模图形10。使用图6所示的第一掩模20来进行腐蚀。第一掩模20被配置得用来制作微镜芯片100的镜子部分110、第一梳状电极110a、110b以及主框架121。腐蚀可为使用含HF溶液的湿法腐蚀，也可为使用CHF3气体或C4F8气体的干法腐蚀。
然后，在SOI晶片101′上用热氧化或CVD法制作光致抗蚀剂层(其厚度可为0.5μm-50μm)，以产生第二腐蚀掩模。(可生长Si3N4层来代替光致抗蚀剂层。)然后对光致抗蚀剂层进行腐蚀以形成图4E所示的第二掩模图形。此腐蚀过程使用图7所示的第二掩模40来进行。第二掩模40被配置得用来制作扭杆130、增强部分150和支撑梁160。可用湿法或干法腐蚀来代替光腐蚀。无论哪种情形，第一掩模图形10都不应被腐蚀掉。
如图1所示，十字形的增强部分150处于四个微镜芯片100的四个角彼此靠近处。增强部分150将各个芯片100的四个角连接起来。在微镜芯片100被分割成分立产品时这些角处因应力集中而易破裂。增强部分150保护脆弱的角处免受这种损伤。在彻底完成微镜芯片100的分割后，除去增强部分150。支撑梁160为镜子部分110和框架120搭桥。这样，梁160就防止制作过程中引起的机械应力只集中在扭杆处。在履行其作用后，除去支撑梁160。
然后，虽然图中未示出，SOI晶片101′用粘性物质如光致抗蚀剂或油脂临时固定在圆形基座上。此临时固定物应质是良好的导热体(使在干法腐蚀过程中由圆形基座至晶片有效地导热)，且在干法腐蚀期间的真空和加热条件下不产生或产生极有限的真实气体。圆形基座的直径可为15.24cm(6英寸)。
然后，如图4F所示，在有第一和第二掩模图形10、30的情况下对晶片101′进行第一腐蚀。优选的腐蚀技术可为使用SF6气体和C4F8气体的DRIE(深度反应离子刻蚀)。腐蚀继续进行直至达到指定的深度(例如，5μm)。也可不用DRIE而使用，例如，KOH溶液的湿法腐蚀技术。
然后，如图4G所示，用有机溶剂或氧等离子体只除去第二掩模图形30。此有机溶剂应只与第二掩模图形30的材料起反应而不与第一掩模图形10的材料起反应，使得第一掩模图形10没有(或基本没有)被腐蚀。
然后，如图4H所示，在只存在第一掩模图形10时进行第二腐蚀。在所说明的实施方式中，第二腐蚀为使用SF6气体和C4F8气体的DRIE。腐蚀继续进行直至达到指定的深度95μm(由晶片表面计量)。
上述步骤产生了中间绝缘层140以上的必须部件，相应于镜子部分110、第一梳状电极110a-110b、主框架部分121、扭杆130以及支撑梁160。分隔空间100a、增强部分150及分割沟槽170a也与这些部件一起产生。应注意，第一掩模20(图6)不仅用来制作镜子部分110、第一梳状电极110a-110b和主框架部分121，而且也用来制作分隔空间100a和分割沟槽170a。这种同时或并行的制作无需使用额外的掩模来制作分割沟槽170a，这就提高了腐蚀过程的效率。同样，第二掩模40(图7)用来制作扭杆130和支撑梁160以及增强部分150。这样，就无须准备额外的掩模来制作增强部分150。优选地，每个分割沟槽170a都被制作得沿偏离于硅衬底晶轴的方向伸展。这样，就能防止衬底的裂痕沿沟槽170a扩展。
在图4H所示腐蚀过程完成后，从所述圆形基座上取下SOI晶片101′。然后，如图5A所示，在晶片101′腐蚀过的一侧敷以油脂50。翻面后再将晶片101′临时粘在圆形基座上。
这样做的有利处在于油脂50既用作临时的粘接剂，也是晶片101′已腐蚀区的保护剂。
然后，用与图4A-4H所示基本上相同的方法，处理晶片101′的下半部。具体地，如图5B所示，对二氧化硅层(例如，厚100nm-1000nm)刻图形而在晶片101′上制作第三掩模图形11。SiO2层的腐蚀是用图8所示的第三掩模50来进行的。第三掩模50是这样配置的，使将获得电极基座122和第二梳状电极122A、122b。
在存在第三掩模图形11的情况下对晶片101′进行腐蚀。使用的腐蚀技术可为用SF6气体和C4F8气体的DRIE。腐蚀继续进行直至达到100μm的预定深度(由晶片表面计量)。结果，得到了图5C所示的结构。
通过上述步骤，晶片101′被制作了相应于电极基座122、第二梳状电极122a-122b以及分割沟槽170b的部分。根据优选的实施方式，在所需的微镜芯片100结构的制作中可制成分割沟槽170b。这时，在制作每个分割沟槽170b处，晶片101′的厚度逐渐减薄。然而，每四个微镜芯片100的角由增强部分150(如图1所示)相连。这样就不会发生破裂，否则破裂会从芯片100的这些角处扩大。
然后，如从图5D所看到的，油脂50、第一掩模图形10、第三掩模图形11以及中间绝缘层140的指定部分，例如，用湿法腐蚀除去。此外，增强部分150和支撑梁160也被除去，以提供最终产品微镜芯片100。增强部分150和支撑梁160也可用，例如，激光或焦耳加热来烧去。增强部分150还可用机械切割来除去。
镜子部分110的镜层111可在完成上述步骤之前来制作。在上述实施方式中，SOI衬底的上、下侧都受到腐蚀。根据本发明，Si衬底可只有一侧受到腐蚀。
在上述实施方式中，增强部分150和扭杆130被同时制作成同样的厚度。当需要这些部件有不同的厚度时，可准备一个以上的掩模，并在腐蚀过程的不同阶段除去之。
如上所述，增强部分150防止了在微镜芯片100邻近的角处(见图1)破裂的扩大。用图9-11B所示的安排可感受到同样的优点。
具体地，参照图9，SOI晶片制作有上分割沟槽170a和下分割沟槽170b，后者在与中间绝缘层140平行的方向上与前者稍错开些。由于在晶片中存在中间绝缘层140，在制作分割沟槽170a、170b期间，晶片不会发生真正的破裂。在最后阶段，中间绝缘层140受到腐蚀，使得上、下分割沟槽170a、170b彼此沟通。这样就可正常地实现将微镜芯片100分割成分立产品。
按照图10A所示的安排，沿y方向或衬底纵向伸展的分割沟槽经过几个微镜芯片100而没有中途终止。另一方面，沿x方向(垂直于y方向)伸展的分割沟槽是分段的，它终止于与纵向沟槽交界处。如图所示，第1行(col.1)的各段，例如，在y方向上是与相邻的第2和第3行的各段错开的。这样分段安排的特殊分割沟槽的优点是可防止发生破裂沿特定沟槽的无限扩展。图10B表示一种类似于图10A所示的沟槽安排，除了横向的分割沟槽被做成连续伸展而纵向分割沟槽被分成段以外。
图11A和11B表示多个独立的分割沟槽(形成闭环)，每个沟槽都围绕着一个微镜芯片100。在图11A的实例中，每个分割沟槽都是矩形，而在图11B中每个分割沟槽都是圆形。无论哪种情形，在相邻的分割沟槽间都存在着构成衬底的材料，这有利于防止衬底中引起的破裂的扩展。
这样描述的本发明，显然可有许多途径加以改变。这样的改变不被认为背离本发明的构思与范围，并且所有这样的修改，这对于本领域的技术人员是显然的，都将包括在下面权利要求的范围内。