集成电路芯片组件 【技术领域】
本发明涉及一种集成电路芯片组件，特别是，关于实施EMC(electromagnetic compatibility：电磁兼容性)方案，即，对EMI(electromagnetic interference：电磁干扰)和EMS(electromagneticsusceptibility：电磁磁化率)方案的集成电路芯片组件。
背景技术
多数场合，作为在印制电路板上搭载多个集成电路芯片的所谓多片组件，构成集成电路芯片组件。例如，对移动电话机而言，在非常小的组装面积和组装容积的盒中，搭载信号处理声音信号、图像信号、数据信号等的电路、控制电路、将信号转换成电波进行发送接收的电路、液晶显示电路等，因而为了把这些电路变成轻薄短小，采用制成多片组件搭载的方法。集成电路芯片组件，根据同样使之轻薄短小的理由，也使用于便携式终端、摄像机整体式电视等。进而，集成电路芯片组件，也使用于需要高速动作的计算机、超高频带(GHz频带)的收发机或测定器(探头的前置电路)等。
但是，例如移动电话机中，实时发送搭载的摄像元件摄制的动画场合，就是一面发射电波一面与由摄像元件取得的影像发送接收动作同时实行声音的发送接收动作。这时，移动电话机发射的电波，在搭载于该移动电话机内的其它内部电路引起电磁感应，因而有时该电磁感应是其它内部电路发生误动作原因。
就该误动作来说，或在摄制的图像上加入纹路，或摄制的图像失真，摄制的图像彩色不能正常再现，摄制的图像信号对噪音比下降等。并且，移动电话机内的数字信号处理电路中发生地CMOS数字电路特有的穿通电流噪声，经由电源布线，流入摄像处理电路，有时也降低摄制的图像信号对杂音比。
于是，因为需要EMC方案，现有的集成电路芯片组件中，例如象后述的专利文献中公开的那样，采用在实行EMC方案设计的印制电路板上搭载集成电路芯片的方法。
即，对现有技术而言，要降低电场屏蔽和电源阻抗使随流动电流变化产生的电压降变化幅度将减少，以达到防止电路信号经由电源电路反馈到其它电路的目的，采用将印制电路板上形成的正电压侧和负电压侧的电源布线(以下，称为「2条成组电源布线」)图形形成加宽的平面状图形的方法。并且，也采用这样的方法，通过把印制电路板制成多层，当中两层分配2条成组电源布线，从而容易实现平面状电源图形或平面状接地图形。
而且，在搭载于实施上述EMC方案的印制电路板的集成电路芯片上，正电压侧电源布线用的电极焊区和负电压侧电源布线用的电极焊区不是排列相邻配置，而是在两个电源焊区之间配置具有其它功能的焊区，使两个电源焊区分开配置。而且，采用在印制电路板上，用焊线分别引出电源布线，通过通孔分别连接到平面状电源图形和平面状接地图形的布线方法。
[专利文献1]
特开2000-20573号公报(0007～0009：图1)
[专利文献2]
特开2002-26272号公报(0062：图11)
[专利文献3]
特开平6-216272号公报(0021～0022：图1)
可是，现有集成电路芯片组件的设计中，只考虑设计集成电路芯片内的最佳配置，而没有进行也考虑到外围电路的外加部件的EMC方案考虑的芯片内电路配置。并且，封装也集中设计封装内部的构造。而且，EMC方案是在组装阶段加以考虑，采用仅依靠电磁屏蔽的方法。例如，用金属板包围电波辐射多的时钟电路周围或整个电路单元的方法。其结果，就现有技术来说，EMC方案规模增大，成本也将增加。
即，如果能够实现，在集成电路芯片组件的设计阶段，对其它集成电路芯片没有造成电磁损害，而且不受其它集成电路芯片电磁损害，与其它集成电路芯片共存，制造完成功能状况的构成的话，就不需要用电磁屏蔽的办法作为额外方案，规模用不着那个程度大小，成本也能降低。
【发明内容】
本发明就是鉴于上述问题而发明，其目的获得一种能够加强EMC的耐噪声性能，提高工作稳定性的集成电路芯片组件。
为了达到上述目的，本发明的集成电路芯片组件，其特征是，具备：相邻配置正电压侧电源布线用的电源焊区和负电压侧电源布线用的电源焊区的集成电路芯片；倒装片式组装上述2个电源焊区的2条成组电源布线大致维持固定布线宽度和布线间隔，并大致平行配置形成的印制电路板。
按照该构成，集成电路芯片的2个电源焊区成为相邻配置，这2个电源焊区倒装片式组装的印制电路板上的2条成组电源布线，将其粗细和间隔大致为固定并大致平行排列配置。其结果，2条成组电源布线的布线盘绕，可以认为是分布常数电路，并且可以设定特性阻抗为大致固定的低阻值，可以分成差动信号和共模信号传送工作。
【附图说明】
图1是表示构成本发明实施例1的集成电路芯片组件单面印制电路板上的电源布线状态外观图。
图2是表示构成本发明实施例2的集成电路芯片组件双面印制电路板上的电源布线状态外观图。
图3是表示构成本发明实施例3的集成电路芯片组件单面印制电路板上的电源布线状态外观图。
图4是表示构成本发明实施例4的集成电路芯片组件单面印制电路板上的电源布线状态外观图。
【具体实施方式】
以下参照附图，详细说明本发明的集成电路芯片组件最佳实施例。
实施例1
图1是表示构成本发明实施例1的集成电路芯片组件单面印制电路板上的电源布线状态外观图。另外，图1中，电源布线以外的布线省略。并且，表示出有关搭载2个集成电路芯片的场合。这些方面，对于以下各实施例也同样。
图1中，集成电路芯片101、102的电路面向着纸面的里侧(单面印制电路板103侧)，虽然看不见，但其电路面上，相邻排列配置正电压侧电源布线用的电源焊区和负电压侧电源布线用的电源焊区。
在单面印制电路板103上，分别倒装片式组装集成电路芯片101、102的2个电源焊区的电源布线111、112和电源布线121、122，大致固定维持布线宽度和布线间隔并大致平行向着该单面印制电路板103外周配置而形成。而且，电源布线111、112和电源布线121、122如果分别维持平行状态到达该单面印制电路板103的外周附近，则具有平滑地和缓弯曲部分，构成沿该单面印制电路板103外周配置的独立电源线。
进而，电源布线111、112与电源布线121、122的间隔，采取电源布线111、112和电源布线121、122的布线间隔二倍以上的距离进行配置。此外，电源布线111、112和电源布线121、122的布线宽度，比图未示出的其它布线的布线宽度还要加粗。
这样，按照实施例1，使集成电路芯片的2个电源焊区成为相邻配置，大致平行排列倒装片式组装该2个电源焊区的印制电路板上2条成组电源布线，同时大致固定配置该2条成组电源布线的粗细和间隔，进而是沿印制电路板的外周配置的。
其结果，2条成组电源布线的布线盘绕，可以看做分布常数电路，并且可以设定特性阻抗为大致固定的低阻值，因而可以分成差动信号和共模信号使其传送工作。所以，供给的电源电压和电源电流，作为差动成分的功率，可以很有效地引导到作为负载的集成电路芯片内。
移动电话机等小型便携式机器的发送电波和由字电路工作信号的高次谐波产生的电波对2条成组电源布线感应电磁即使感应电压，由于变成共模成分，向2条成组电源布线的两条导体布线给予等同电压，因而也不可能由高阻抗阻止电流流动。即，能阻止成集成电路芯片到印制电路板上2条成组电源布线的电磁感应。
并且，用同一面上印制布线直接连接组装到印制电路板上的集成电路芯片之间电源布线以外的连接布线，因而能够缩短布线。于是，便减少由该布线来的电磁波辐射，并且，由于能够减少受到该布线的电磁波，所以能够实现难以受妨碍的集成电路芯片组件。
此外，2条成组电源布线以极其接近的间隔进行配置，因而可能充分降低2条成组电源布线的阻抗。并且，到相邻配置的其它2条成组电源布线的距离，采取该2条成组电源布线的布线间隔距离2倍以上的距离来配置，因而能够充分减少其耦合，可作为电学上独立的2条成组电源布线来使用。从而，能够容易达成电源布线的盘绕设计。
进而，2条成组电源布线的布线宽度，比其它布线的布线宽度还粗大，因而可以降低电源布线自身的电阻。同时，能够改善2条成组电源布线的传输线路分布常数电路工作频率特性，因而可以对更高频率实现实施EMC方案的集成电路芯片组件。
并且，2条成组电源布线的弯曲部分，形成平滑的弯曲描画缓和弧形的样子，因而能够把印制布线弯曲部分布线阻抗的变化降低到很小。即，可使弯曲部分来的反射或电磁波发射降低到很小。因此，把动态噪声降低到很小，达到噪声耐性的强化，因而能够实现稳定工作的集成电路芯片组件。
这里，就现在的集成电路芯片组件制造技术来说，可以认为，线路间隔平均0.1mm的间隔可获得特性上而且经济上良好的集成电路芯片组件。另一方面，在完全固定保持电源固有阻抗不变值下盘绕电源布线是困难的。
因此，本实施例中，2条成组电源布线将布线间隔设定为0.1mm以下，而且，在全长范围内要这样配置布线间隔，使其保持固定距离0.1mm以下。因此，能够把2条成组电源布线的阻抗降到50Ω以下的充分低的值，因而能够实现实施更大效果的EMC方案的集成电路芯片组件。
实施例2
图2是表示构成本发明实施例2集成电路芯片组件的双面印制电路板上的电源布线状态外观图。另外，图2中，对于与图1表示的构成相同或等同的构成要素，给予同一的标号。这里，重点说明关于实施例2的部分。
图2中，在双面印制电路板203的表面上，大致固定维持各自布线宽度和布线间隔，并大致平行向着该双面印制电路板203外周配置形成分别倒装片式组装集成电路芯片101、102的2个电源焊区的2条电源布线221、222和电源布线221、222。
并且，在双面印制电路板203的背面，沿着外周，电源布线231、232大致固定维持布线宽度和布线间隔并大致平行地配置起来。而且，在背面侧的电源布线231、232与表面侧的电源布线211、212和电源布线221、222交叉的位置，形成通孔241、242、243、244。通孔241、242、243、244的直径设定为与各自电源布线的布线宽度大致同样或比其还小。
即，背面侧的一方电源布线231，介以通孔241连接集成电路芯片101侧的一方电源布线211，介以通孔242连接集成电路芯片102侧的一方电源布线221。背面侧的另一方电源布线232，介以通孔243连接集成电路芯片101侧的另一方电源布线212，介以通孔244连接集成电路芯片102侧的另一方电源布线222。
这样，按照实施例2，通过通孔布线，使配置于印制电路板表面的多条2条成组电源布线与形成于背面的2条成组电源布线并列连接合并，因而如图2中所示例子来说，可以把4条电源布线变成2条。因此，能够减少印制电路板的面积，并且也会减少到外部连接端子的连接数。因此，达到小型化，而且也能提高连接的可靠性，可以廉价提供集成电路芯片组件。
并且，将通孔布线部分的直径设定为与印制电路板上的电源布线宽度大致相同或比电源布线宽度还要小，因而可以把通孔部分的布线阻抗变化降低到很小，其结果，就能够把通孔部分来的反射或电磁波辐射降到很小。所以，把动态噪声降到很小，强化噪声耐性，因而能够实现稳定工作的集成电路芯片组件。
实施例3
图3是表示构成本发明实施例3集成电路芯片组件的单面印制电路板上的电源布线状态外观图。另外，图3中，对于与图1表示的构成相同或等同的构成要素，给予同一的标号。这里，重点说明关于实施例3的部分。
图3中，就实施例3来说，对于图1中所示的构成，是在集成电路芯片101的2个电源焊区与单面印制电路板103上2条成组电源布线111和112的极其接近连接部分(例如3mm以内)的单面印制电路板103上边，插入电容301连接到2条成组电源布线111、112之间。
并且，在集成电路芯片102的2个电源焊区与单面印制电路板103上2条成组电源布线121和122的极其接近连接部分(例如3mm以内)的单面印制电路板103上边，插入电容302连接到2条成组电源布线121、122之间。
这样，按照实施例3，在集成电路芯片的2个电源焊区与印制电路板上2条成组电源布线的极其接近连接部分的印制电路板上边，插入电容器连接到2条成组电源布线之间，因而能够降低集成电路芯片电源端子的阻抗。同时，通过旁路除去集成电路芯片之中产生的高频噪声和经由2条成组电源布线进入的高频噪声，因而能够实现更大效果实施EMC方案的集成电路芯片组件。
实施例4
图4是表示构成本发明实施例4集成电路芯片组件的单面印制电路板上的电源布线状态外观图。另外，图4中，对于与图1表示的构成相同或等同的构成要素，给予同一的标号。这里，重点说明关于实施例4的部分。
图4中，就实施例4来说，对于图1中所示的构成，沿单面印制电路板103的外周，对平行配置的4条电源布线111、112、121、122，设置3个外部连接用端子401、402、403。
4条电源布线111、112、121、122之中，外侧的电源布线112、121连接到外部连接用端子401、403。另一方面，内侧的电源布线111、122是在外部连接用端子402近旁合并以后连接到该外部连接用端子402。
而且，电源布线111、112的汇合部分404极其接近(例如5mm以内)的单面印制电路板103上边，插入电容405连接到2条成组电源布线111、112之间，插入电容406连接到2条成组电源布线121、122之间。
另外，内侧的电源布线111、112也可以不合并，与分别独立地设于单面印制电路板103上边的外部连接用端子连接。这种场合，在与外部连接用端子极其接近(例如5mm以内)的单面印制电路板103上边，插入电容405连接到2条成组电源布线111、112之间，插入电容406连接到2条成组电源布线121、122之间。
这样，按照实施例4，要排列配置2条成组电源布线的2组，连接到分别在印制电路板上边独立设置该合计4条的外侧2条的2个外部连接用端子，在印制电路板上边设置的第3外部接用端子近旁合并内侧2条，并连接到该第3外部连接用端子，因而可以减少1条外部连接用端子数。其结果，也能减少印制电路板的面积，从而达到小型化，并且也能提高连接的可靠性，能够廉价提供集成电路芯片组件。
并且，在印制电路板上边设置的外部连接用端子部分，离开合并连接合计4条的内侧2条的部分5mm以内极近处，插入电容连接到各2条成组电源布线之间，因而能够把布线合并部分的阻抗降到很低，并且能够缩小阻抗变动。
而且，可以旁路除去介以外部连接用端进入的高频噪声或分别经由二条2条成组电源布线进入的高频噪声，因而能够实现更大效果实施EMC方案的集成电路芯片组件。
进而，排列配置2条成组电源布线的2组，在把4条电源布线连接到分别在印制电路板上边独立设置的外部连接用端子上的场合下，在外部连接用端子的极其接近处，插入电容连接到各2条成组电源布线间，因而能够降低外部连接用端子的阻抗。同时，可以旁路除去介以外部连接用端进入的高频噪声或经由电源布线进入的高频噪声，因而能够实现更大效果实施EMC方案的集成电路芯片组件。
实施例5
本发明实施例5的集成电路芯片组件中，表示对以上说明的各实施例的变形例或从各实施例派生的各种方式。
(1)实施例1～4(图1～图4)中，各集成电路芯片，规定具有相邻并设的2个电源焊区。但是，多功能的集成电路芯片中，需要多个电源的情况很多。为此考虑各种方式，而这里，分成(a)模拟电路和数字电路混装的场合，(b)认为必要的电源电压不同的场合，(c)发射噪声的电路和容易受噪声影响的电路等噪声特性不同的电路混装的场合进行说明。
(a)模拟电路和数字电路混装的场合
一般说来，对数字电路采取很大噪声容限，模拟电路噪声容限减小。并且，就数字电路来说，使用CMOS的场合，超过“1”、“0”阈值时，是使用很大功率的构成，因而若电源布线与模拟电路共用的话，数字电路工作产生的电源电流变化，经由电源布线，使模拟电路受影响，发生模拟信号恶化，即，在模拟电路和数字电路方面需要分开电源。
但是，存在不能把电源分成模拟电路和数字电路的电路。例如，ADC(模数转换器)、DAC(数模转换器)、DCDC转换器、比较器、充电泵电路(升压电路)、存储读出电路等。其另一方面，只是工作的数字电路，即使作成与模拟电路共同电源使其工作也不会发生问题。在模拟电路和数字电路分开电源的场合，就需要考虑。
因此，就模拟电路和数字电路混装的集成电路芯片来说，把内部的电源布线分开配置主要供给模拟电路的2条成组电源布线和主要供给数字电路的2条成组电源布线，对于各自2条成组电源布线，假设相邻配置正电压侧电源布线用的电源焊区和负电压侧电源布线用的电源焊区。
至于印制电路板上形成的2条成组电源布线，象实施例1中说过的一样，即，分别倒装片式组装该集成电路芯片具有2组双电源焊区的2组双电源布线，分别大致固定维持布线宽度和布线间隔，并平行配置来形成。以此为基础，采用实施例2～4的措施。
按照该构成，由构成集成电路芯片的数字电路部分的CMOS开关电路发生的穿通电流引起的电流变化，经由模拟电路的电源电路，能够减轻作为电源电压变动噪声绕入的现象。所以，使模拟电路工作稳定，获得噪声少的模拟输出，因而能够实现动态噪声少的高性能集成电路芯片组件。
(b)认为需要的电源电压不同的场合，基本上在集成电路芯片上对于认为需要的多个电源，相邻配置正电压侧电源布线用的电源焊区和负电压侧电源布线用的电源焊区。
至于印制电路板上形成的2条成组电源布线，如实施例1说过的一样。即，分别倒装片式组装该集成电路芯片上多个电源的每个配置的上述2个电源焊区的多组2条电源布线，要分别大致固定维持布线宽度和布线间隔，并大致平行配置形成。以此为基础，采用实施例2～4的措施。
(c)即使是同一电压，在具有发生噪声的电路组和容易受噪声影响的电路组等情况下，也每个电路组独立相邻配置正电压侧电源布线用的电源焊区和负电压侧电源布线用的电源焊区。
但是，这种场合，在该电路组动态工作状态下，需要设定各电路组用的2组电源焊区，使得流到正电压侧电源的电流和流到负电压侧电源的电流为大体相等的值。即，设定各电路组用的2组电源焊区，使其差动电流流动。
至于印制电路板上形成的2条成组电源布线，如实施例1说过的一样。即，分别倒装片式组装该集成电路芯片上多个电源的每个配置的上述2个电源焊区的多组2条电源布线，要分别大致固定维持布线宽度和布线间隔，并大致平行配置形成。以此为基础，采用实施例2～4的措施。
(d)这样，集成电路芯片的设计，重要的是以与印制电路板上的印制布线盘绕(引き回し)调合的方式实施，考虑容易处理EMC方案，对拉出集成电路芯片外部的电源布线加以设计。
因此，印制电路板的电源布线盘绕，可以作为传输线路的分布常数电路进行工作，并且可以设定特性阻抗为大体固定的低值，因而可以分成差动信号和共模信号进行传输工作。
(2)就实施例2(图2)中示出的通孔布线来说，设定通孔直径大致与电源布线的宽度同样或比其还小，要使通孔布线的固有阻抗尽可能接近印制布线的固有阻抗，然而难以实现与印制布线固有阻抗同样的固有阻抗，随着通孔中发生的固有阻抗变动而发生反射或辐射。
因此，图2中，并列连接通孔布线合并后的电源布线之间，在合并部分的极近处(例如5mm内)插入连接电容，使反射或辐射旁路加以除去，使其对连接集成电路芯片101、102和背面2条成组电源布线231、232的外部连接用端子没有影响。
具体来说，对将2条成组电源布线211、212连接到2条成组电源布线231、232的通孔241、243而言，在集成电路芯片101侧和外部连接用端子侧的双方或一方插入电容。并且，对将2条成组电源布线221、222连接到2条成组电源布线231、232的通孔242、244而言，在集成电路芯片102侧和外部连接用端子侧的两者或其一插入电容。
由此，能够把布线合并部分和通孔部分的阻抗降到很低，并且能够缩小变动。并且，将通过外部连接用端子进入的高频噪声和经由2条成组电源布线进入的高频噪声旁路加以除去，因而，能够实现更大效果的实施EMC方案的集成电路芯片组件。
(3)实施例1、3、4中所示的单面印制电路板或实施例2中所示的双面印制电路板，可由柔性印制电路板构成。
按照该构成，可以作为一种兼有印制电路板间连接布线的结构。而且，可以任意变更印制电路板的安装形状，因而能够安装吸收安装部分的尺寸交叉。并且，可以弯曲构成柔性印制电路板，因而可重叠搭载集成电路芯片，达到小型化。进而，柔性印制电路板可以形成弯曲状态粘合固定的构成，因而除小型化外，容易稳定进行集成电路芯片组件的安装作业。
(4)实施例4中所示的外部连接用端子，是形成于柔性印制电路板上作为凸起状引出的形状。就由凸起状引出形状的外部连接用端子来说，有如下2种方式。
第1方式，将柔性印制电路板的端部切下成凸起状，在此凸起状伸出的部分形成电极图形。电极图形的形状，例如，在柔性印制电路板的单面上以0.5mm的线路间隔，作成长度为3mm长的长方形。而且，在电极部分，施加防锈用的镀金，而背面上粘附加强板使之硬化，插入连接器安装该部分。装到连接器的部分与组件主体采用伸出大约2cm～5cm。
第2方式，使用凹凸型连接器进行安装。连接器与组件主体利用伸出大约2cm～5cm。连接器通过焊接安装到柔性印制电路板上，通过嵌合安上连接器，进行电连接。
按照该构成，能够在柔性印制电路板上边制作引出形状构成的外部连接用端子兼用印制电路板间的连接布线，因而成为容易进行连接作业。并且，可以省略集成电路芯片组件间的连接布线用电缆，因而减少零件个数，能够廉价地实现实施EMC方案的集成电路芯片组件。
如以上说明，按照本发明，成为相邻配置集成电路芯片的2个电源焊区，大致平行排列倒装片式组装这2个电源焊区的印制电路板上的2条成组电源布线，同时大致固定配置该2条成组电源布线的粗细和间隔，因而可以将2条成组电源布线的布线盘绕看作分布常数电路，并且能够使特性阻抗成为大致固定的低值，可以分成差动信号和共模信号使之传输工作。所以，供给的电源电压和电源电流，作为差动成分的功率，可以很有效地引导到作为负载的集成电路芯片内，能够增强EMC的抗噪声特性，提高工作的稳定性。