柔性雷克接收机结构 【技术领域】
本发明涉及扩频接收机，尤其涉及雷克接收机。它在3G移动电话系统中有所应用。
背景技术
第三代移动电话网使用跨过移动站和基站间的接口进行通信的CDMA(码分多址)扩频信号。3G网络被称为UMTS(通用移动电信系统)网络，UMTS是由第三代合伙人计划(3GPP，3GPP2)的主题。3GPP和3GPP2的技术规范可在www.3gpp.org上找到并且通过引用结合于此。
在CDMA扩频通信系统中，通过在调制rf载波之前用高得多的比特速率(被称为码片速率)的伪随机扩频序列与基带信号混合而对基带信号进行扩展。在接收机处，通过将接收信号和伪随机扩展序列送入相关器并且允许在获得锁定前允许一个滑过另一个而对基带信号进行恢复。一旦获得码的锁定，它通过诸如早迟跟踪环这样的码跟踪环方式得到保持，早迟跟踪环检测输入信号相对于扩展序列提早或滞后的时间并且补偿变化。
由于基带信号仅在初始伪随机扩展序列已知时才能被恢复，因此这种系统被描述为码分复用。扩频通信系统允许许多带有不同扩展序列的发射机，所有都使用rf频谱的同一部分，接收机通过选择适当的扩展序列“调谐”到期望的信号。
根据扩频移动电话系统的例子，临时标准95(IS-95)具有由Walsh函数产生的64个正交扩展序列。理论上这允许给定频谱部分的高达64个同时用户，但这不是必然足够的，尤其因为移动电话网的不同小区内用户间的干扰可能性。因此，基带信号用称为扰码的第二伪随机序列进一步被扰频，扰码与扩展序列组合。
扩频系统的一个优点在于，它们对于多径衰落相对不敏感。当从发射机到接收机的信号采取两条或多条不同路径时，因此两个或不同形式的信号在不同时间到达接收机并且互相干扰，产生多径衰落。这一般产生梳状频率响应，当接收机或发射机移动时它可以随时间变化。扩频信号占据相对宽的频带并因此受到梳状零值地较少影响。而且，由于接收机的工作方式，因此它仅会锁定到多径组件之一，通常是最强的直接信号。然而，可以理解，有了附加的相关器以后，接收机可以分开地锁定与各多径组件并且组合这些结果以提供对误比特率的改进信噪比。雷克接收机执行该功能。
图1A示出典型雷克接收机10的主要组件。该例中，相关器12的带宽包括三个相关器12a、12b和12c，各相关器接收来自输入端14的CDMA信号。相关器被称为雷克接收机的指；在所述例中，雷克接收机具有三个指。该CDMA信号可以处在基频或者处在IF(中频)。各相关器锁定到分开的多径组件，多径组件相对于其它多径组件被延迟至少一个码片。可以根据质量—成本/复杂度折衷来提供较多或较少的相关器。所有相关器的输出都转到组合器16，它以加权和将输出相加，一般对较强的信号给予较大的权重。加权可以按照常规算法根据相关前后的信号强度来确定。然后，组合信号被送入鉴别器18，它决定比特为1还是为0并提供基频输出。鉴别器可以包括附加的滤波、积分或其它处理。雷克接收机10可以或者用硬件或者用软件或者用两者的混合来实现。
在常规雷克接收机中，功能块的配置被固定以支持预定的无线系统和雷克指算法，例如，早迟码跟踪。这具有许多缺点，最主要是因为这种固定设计一般仅适用于一个特定无线系统配置。尽管那样，由于诸如跟踪相关器这样的某些功能在某些操作条件下可能是冗余的，因此它不能有效地使用接收机硬件。然而，3GPP和3GPP2规范允许带有许多不同数据速率和物理信道的非常大量的操作配置。该3G系统方面的早期设计已选择实现这些要求的子集以使设计复杂度最小，且如果要支持一组完全的要求则要求重大的重新设计。如果采取雷克接收机设计的常规方法，则由于系统需要能够适应要求规范的极端情况，因此总复杂度会变得很大，譬如良好信道条件下的大量多速率信道以及非常差信道条件下的低数据速率。
US 6259720描述了用于实现诸如滤波、扩展、去扩展、雷克滤波和均衡等信号处理功能都能数字信号处理系统结构。提供了各具有去扩展、滤波和抽选功能的八个分开级联的处理块，使得DSP系统可被用来或提供一个大滤波器或提供滤波的组合。本专利中的所述结构能有效地实现滤波和相关操作，然而仍需要更通用的柔性雷克结构。US 5365549描述了复信号相关器，即具有实部和虚部(I和Q)的相关器组件，其中通过利用要被相关的信号的相对旋转而用加法器替代乘法器。
考虑到这些常规设计，需要多标准雷克接收机的柔性结构来支持3GPP和3GPP2规范中提出的期望的规格范围。
发明揭示
在第一方面，本发明提供了扩频接收机的相关器，该相关器包括：扩频输入、具有第一扩展序列输出的第一可编程序列发生器、具有第二扩展序列输出的第二可编程序列发生器、以及多路复用器，该多路复用器具有第一和第二输入，与第一和第二扩展序列发生器输出相耦合，并且具有一个输出，选择性地将第一和第二扩展序列之一提供到输出端；以及相关器模块，具有与扩频输入耦合的第一输入以及与多路复用器输出耦合的第二输入，并且具有一个输出来提供相关结果。
通过提供可被选择性地耦合至相关器模块的两个(或多个)可编程扩展序列发生器，可以对相关器编程，从而通过相关器模块资源的重新分配而执行两个或多个分开的任务。该配置也允许相关器被时分复用，或为了执行单个结果的部分相关计算，如实和虚相关，或为了执行分开的相关计算以识别分开的信号或信号分量。因此，相关器可用于支持多个无线系统和/或多个算法和自适应算法。它也允许制造商在硅中已包含硬件之后修改接收机的设计，因此能提供软件定义的无线电。例如，如果相关器结合在雷克接收机内，则该接收机能按照信道接收的品质被排列以改变雷克指的数目。相关器提供的还有一个优点是其结构的规模可变性。相关器的组件可用硬件或用软件或用两者来实现。
本发明还提供了一种用包括单个相关器模块的相关器提供多个逻辑相关器的方法，该方法包括为多个逻辑相关器提供多个可编程扩展序列发生器，向单个相关器模块提供扩频输入信号，对相关器编程以选择性地将扩展序列发生器之一耦合至单个相关器模块以提供第一逻辑相关器，用第一逻辑相关器执行相关操作；以及重复编程并执行相关步骤以进一步提供一个或多个逻辑相关器。
可以提供逻辑相关器，用来重新配置诸如雷克接收机这样的接收机，或者提供多个时分复用的部分相关，或者提供时分复用的相关操作以提供多个分开的逻辑相关器，例如，对于雷克接收机的不同指而言。
另一方面，本发明提供了扩频接收机，包括处理器、与处理器耦合的程序存储器以及时分复用的相关器。该相关器包括：扩频输入、扩展序列输入、相关器模块、以及至少一个控制寄存器。相关器模块具有与扩频输入耦合的第一输入、与扩展序列输入耦合的第二输入、以及提供相关结果的输出。控制寄存器用于配置相关器的操作模式。程序存储器存储处理器可实现的指令，用于控制处理器将多个值写入至少一个控制寄存器以提供相应的多个时分复用的逻辑相关操作。
相关器模块可被配置成通过依次将不同值写入至少一个控制寄存器而执行不同的相关操作，即指定相关器配置的一组值可以在初始步骤被写入且相关器接着可以自动地循环经过不同的配置。
在相关方面中，本发明还提供了一种实现包括多个相关器的扩频接收机的方法，该方法包括：提供包括至少一个控制寄存器的可编程相关器，用于配置相关器的操作模式；将数据写入至少一个控制寄存器，该数据包括配置可编程相关器以提供多个逻辑相关器的数据；以及将可编程相关器时分复用以提供多个相关器的多个逻辑相关器。
本发明还提供了一种扩频接收机结构，包括：输入信号采样器，用于提供经采样的输入信号；与输入信号采样器耦合的输入信号延时装置，用于提供具有不同的相对延时的一组经延时的采样信号；扩展序列发生器，用于提供扩展序列信号；与扩展序列发生器耦合的扩展序列延时装置，用于提供一组具有不同相对延时的经延时的扩展序列信号；相关器，具有第一和第二输入以及取决于在第一和第二输入端接收到的信号间相关的输出；与输入信号延时装置以及相关器的第一输入耦合的第一选择装置，用于选择性地将一组经延时的采样信号之一提供给相关器；与扩展序列延时装置以及相关器的第二输入耦合的第二选择装置，用于选择性地将一组经延时的扩展序列信号之一提供给相关器；借此可以调节相关器处经采样的输入信号和扩展序列信号的相对定时。
本发明还提供了一种扩频接收机子系统，包括：输入信号采样器，用于提供经采样的输入信号；与输入信号采样器耦合的输入信号延时装置，用于提供具有不同的相对延时的一组经延时的采样信号；扩展序列发生器，用于提供扩展序列信号；与扩展序列发生器耦合的扩展序列延时装置，用于提供一组具有不同相对延时的经延时的扩展序列信号；相关器，具有第一和第二输入以及取决于在第一和第二输入端接收到的信号间相关的输出；与输入信号延时装置以及相关器的第一输入耦合的第一选择装置，用于选择性地将一组经延时的采样信号之一提供给相关器；与扩展序列延时装置以及相关器的第二输入耦合的第二选择装置，用于选择性地将一组经延时的扩展序列信号之一提供给相关器；借此可以调节相关器处经采样的输入信号和扩展序列信号的相对定时。
一般而言，输入信号以高于扩展码片时钟频率的采样频率被采样，使得通过选择经延时的输入信号来作出细微定时变化，并且通过选择经延时的扩展序列信号来作出较大的定时变化。子系统最好结合扰码发生器，它可被重新开始以允许仍然较大的定时变化。
本发明还提供了调节扩展序列的相对定时以及扩频接收机相关器的经采样的输入信号的相应方法，该扩展序列具有相关的扩展序列码片时钟，该输入信号以采样时钟间隔被采样，该方法包括：使经采样的输入信号延时整数个采样时钟间隔以提供精密的相对定时调节，以及使扩展序列延时整数个扩展序列码片时钟周期以提供粗略的相对定时调节。
在相关方面，本发明提供了调节扩频接收机相关器的扩展序列的相对定时以及经采样的输入信号的方法，其中扩展序列包括第一伪随机序列和第二伪随机序列的组合，第二伪随机序列等于或长于第一序列，该方法包括通过重新开始第二伪随机序列来调节相对时序。
在该方法的实施例中，第二伪随机序列包括扰码序列。伪随机序列(扰序列和扩展序列)间的定时必须同步，因此各序列的重新开始的定时必须大致相同。这通过有两个定时控制块来实现，一个与扰码发生器相关，另一个与PN序列块相关。在另一实施例中，单个定时控制块将控制信号提供给两个伪随机序列发生器。
下面将参考附图仅通过示例来进一步描述本发明的这些及其它方面。
附图简述
图1A和1B分别示出扩频接收机的典型雷克接收机和典型rf前端；
图2示出按照本发明实施例的雷克接收机框图；
图3示出包含本发明一个方面的相关器功能元件；以及
图4示出包含本发明一个方面的相关器实现。
实现本发明的最佳方式
按照本发明实施例的雷克接收机包括一个或多个扰码发生器、一个或多个PN(伪随机噪声)块、一个或多个部分复数相关器、一个或多个组合器模块、以及单个鉴别器分配和配置模块。该接收机还包括与程序和数据存储器耦合的处理器，用于设置并控制接收机。
各扰码发生器能够产生复数(即，实和虚)二进制PN序列。控制处理器可以动态地配置该序列的精确的定时值。各PN块可以将一个扰码发生器选为其输入端。PN块还产生得自Walsh矩阵中一行的二进制扩展序列。然后，(实)扩展序列和复数扰码序列组合以形成复数输出序列，这里称作组合PN序列。组合这些序列的方法通过由处理器写入PN块的配置数据来确定。在宽带CDMA(WCDMA)3G系统中使用了复数乘法；在CDMA 2000系统中，由于必须包括伪随机元件，因此组合这些序列的方法更为复杂。组合这些序列的方法是常规的并且是本领域的技术人员所熟知的；处理器能够通过适当地配置PN块来选择组合方法。
一个或多个部分复数相关器的每一个都计算两个复数序列间的互相关。在接收机实施例中，相关器对来自两个复数序列的实输入和虚输入都起作用，从而或产生实输出或虚输出。因此，相关器被称为“部分的”，这使因为它在任何一个时间都只产生半个复相关。一个或另一个(或者两者)输入序列的变换(旋转)在实现这一点的互相关之前被采用。因此，本发明的进一步方面提供了部分相关器，它包括与互相关计算器的一个输入端耦合的复旋转模块。
输入到这些部分复相关器之一的一个序列包括具有二进制值的组合PN序列，而其它输入包括来自rf接收机前端的经采样的IQ信号。相关器的输出可由处理器选择为相关结果的实部或虚部。可以从多个PN块之一中选择输入到部分复相关器的组合PN序列的源。相关器还能使组合PN序列在处理器的控制下延时码片周期的整数倍。同样，可以从一组经延时的采样中选择采样IQ信号。
相关周期的开始和结束由组合PN序列的源来确定，也就是选定的PN块，并且对应于扩展序列的开始和结束。输出相关结果被存储在一个或多个FIFO中(先进先出寄存器)，特定的FIFO对应于组合PN序列的源而被使用，也就是对应于选定的PN块。
为了使硅区域的使用最大，相关器函数可以是时分复用的。在该情况下，对于每个时间片而言，硬件由控制处理器配置来提供所需的多种功能。
一个或多个组合器模块的每一个从一组FIFO中读取输出数据，然后在用复加权因子乘以每个结果之前创建一组包括复相关结果的复数，然后将这些结果相加。复加权因子组由控制处理器提供。组合器模块可以由数字信号处理器上的软件任务来实现，如控制处理器，或者由硬件模块来实现。
鉴别器分配和配置模块负责实现雷克接收机算法并且分配可用的资源，也就是扰码发生器、PN块、相关器和组合器模块。资源的分配可由一组费用函数来确定，譬如功耗、MIPS速率及类似物、配置限制、以及诸如误比特率(BER)这样的目标性能要求。这样，可以按照一组给定的要求最佳地分配可用的资源。
在本发明实施例中，通过从一组经延时的IQ采样中作出选择而实现组合PN序列和采样IQ信号间的相对时序调节，这允许对时序的精细调节，以及/或者通过从一组PN采样中作出选择而实现，这允许对时序的较大步距变化。较大的静止时序变化以及跟踪相位中连续变化(也就是，频率误差)的能力通过在PN扰码发生器处的时序中动态变化的能力来支持。
图1B示出诸如图1A的雷克接收机这样的扩频接收机的常规前端20。接收机天线22与输入放大器24相连，后者具有来自IF振荡器28的第二输入，以将rf信号的输入混合降低至IF。混频器26的输出被送入IF带通滤波器30并从那里送至AGC(自动增益控制)级32。AGC级32的输出提供给牵引混频器34、36的输入，它与来自振荡器40和分离器38的正交信号进行混频。这产生正交I和Q信号，它们由模数转换器46数字化，模数转换器46还输出在线控制信号48，用于控制AGC级32来最佳化信号量化。因此，经数字化的I和Q信号50、52可用于进一步处理。
现在参考图2，它示出按照本发明实施例的雷克接收机处理系统200的硬件框图。该雷克接收机的设计将功能分成一组具有清晰、明确的接口的模块。这使该实现能很大地独立于目标系统，也就是各模块可以根据需要以硬件或软件来实现。在该系统的一个实施例中，扰码发生器、PN块和相关器用硬件实现，而组合器以及鉴别器分配和配置模块用软件实现。扰码发生器的数量(Nsc)和鉴别器模块的数量(Ncor)根据为产品设想的最坏情况而选择，也就是根据最大数量的所需数据信道、所需天线分集、所需基站分集，等等。
处理系统200包括多个扰码发生器202a、b、c，各在相应的总线206a、b、c上产生复数二进制PN序列输出。该序列以相对于参考时钟的指定时间进行重复，以码片来量度。各扰码发生器具有一组相关的控制寄存器204。这些包括：用于指定PN序列重复或重启动时间的定时控制寄存器，用于指定所产生的PN序列的PN配置寄存器，以及用于指定PN序列中扰码发生器启动或重启动的点的开始状态寄存器。当PN序列重启动时，模块产生一个帧同步脉冲，由雷克接收机处理系统的其它部分所使用。
提供了控制处理器260，用于建立并控制接收机处理系统200、配置处理器系统结构、以及按照接收机要求建立并/或动态地控制处理模块。处理器260与程序存储器262耦合，后者存储数据和程序代码，用于初始化并控制一个或多个接收机配置，处理器260还与用于临时数据存储的数据存储器262耦合。程序存储器262可以包括，例如，快闪RAM，而数据存储器264可以包括常规的低功率静态RAM。
控制处理器260能够控制扰码发生器202，尤其能调节PN序列动态重启动的时间。这使雷克接收机能通过调节PN序列的定时而跟踪移动通道。这减少了与常规系统相比的硬件复杂度，常规系统或使用大延时存储器或改变驱动PN发生器的时钟速度。
图2中用rf单元以及信道滤波和调节块214说明了接收机前端。可以使用任何常规扩频接收机前端，如图1B中所述的前端。rf块214的输出包括经采样的(即，经数字化的)IQ信号，它被传递到具有多个抽头的采样延时级216，后者的输出一起形成经延时的采样总线218。扰码发生器的输出206一起组成扰码总线208，扰码总线208和经延时的采样总线218都被送入多个相关器或部分鉴别器210。
在所述实施例中，相关器或部分鉴别器210包括较高和较低的PN块线以及部分相关器模块236。然而，在其它实施例中，可以提供更多或更少的PN块线。各PN块线包括与PN块224、226耦合的多路复用器220、222，后者的输出驱动延时级228、230。多路复用器220、222选择一个(复)扰码发生器输出，用于与由它所连至的PN块产生的扩展序列组合。同样对于采样延时级216而言，延时级228、230提供多个经延时的PN块输出抽头，它们能被选择以提供可调的PN块输出延时。多路复用器232或从较高的或从较低的PN块线选择信号，作为部分相关器模块236的一个输入。部分相关器模块236的另一个输入来自多路复用器234，它选择一个经延时的采样信号。这样，可以由多路复用器234和延时级216作出采样信号定时中的时间变化，同时可以用延时级228、230来作出PN序列定时中的较大变化。相关器模块236最好将输出提供给两个FIFO单元，FIFO 238和240，它们用于累加分别与较高和较低PN块线相关的相关结果。
现在更详细地参考PN块224、226，每个这些块都包含逻辑，用于产生扩展序列并且用于按照规范的一个或多个相关标准的要求把它与PN(扰码)序列组合，譬如3GPP(2)规范。PN块的输入来自扰码发生器组，从中PN块可以选择任何发生器用来与扩展序列组合。至少某些PN块最好支持CDMA2000移动电话标准并因此具有实现该系统独有的QOFsign和WalshROT特征的功能。
相关器或部分鉴别器210被配置并由一组寄存器242控制。一组寄存器244、246、248和250配置较高和较低的PN块线。寄存器244配置较高的PN块224，寄存器246配置较低的PN块226。在所述实施例中，寄存器248和250公用于较高和较低PN块线。寄存器244、246包括Walsh行寄存器来选择用于产生扩展序列的Walsh矩阵行，以及扩展因子寄存器。寄存器250为PN块选择扰码发生器。寄存器248是用于控制扩展序列时序的定时控制寄存器，所用的方法相应于寄存器204的定时控制寄存器控制扰码发生器202的定时所用的方法。
为了配置物理相关器210以提供分开的逻辑相关器，还提供了寄存器组252、254、256和258。在所述实施例中，提供寄存器以允许配置四个不同的逻辑相关器，而原则上可以提供任何数量的逻辑相关器。每一组寄存器252、254、256、258包括：PN延时寄存器，用于设定由延时级228、230强加的组合PN序列延时；较高/较低线选择寄存器，用于控制多路复用器232来选择或较高或较低的PN块线；实/虚选择寄存器，用于控制部分相关器模块236来计算实的或虚的相关结果，如下详细描述；以及采样选择寄存器，用于控制多路复用器234从经延时的采样总线218中选择经延时经采样的输入信号。由寄存器252、254、256和258确定的逻辑相关器配置或可在处理器控制下被选定，或可以时分复用的方式周期性的被选定。
在该所述实施例中，两个或多个PN块与单个物理相关器相关，并且可以为不同的扩展码和扩展因子配置各PN块。相关器210使用由各PN块提供的码元同步输出，用于确定何时采样相关器模块236的输出，经采样的值被传递到与该PN块相关的FIFO 238、240。这样，单个物理相关器模块可以支持不同码元速率下的多个物理信道。
如上所述，各PN块224、226的输出是组合PN序列。这是复数序列，由于扩展序列是实的而扰码PN序列是复的。IQ采样也是复的，因此相关器210必须对两组复数值进行相关计算。如上所述，各物理相关器可以在如单个码片周期上通过时分复用加法级来实现若干逻辑相关器，即部分相关器模块236。控制处理器260能唯一地配置各逻辑相关器。这允许复数互相关结果的简化计算。
参考图3，它示出复数互相关器的功能元件。这些功能元件可以用图4所示的硬件物理地实现。图3中，复数组合PN序列由(PNr+PNij)300表示，其中r表示信号的实部，i表示信号的虚部，j表示-1的平方根。同样，IQ采样值由(K+Lj)302表示。当这两个复数值相乘时，实部为PNr·K-PNi·L，虚部为PNr·L+PNi·K。该计算要求至少四次乘法操作并且必须以IQ信号的采样速率进行，这代价很大。然而，该计算的复杂性可以通过将组合PN序列旋转+45°而为每个分量(实或虚)减少为每IQ采样一次加法或减法。该效应是将组合的实值和虚值变换成纯实和纯虚的值，其上可以分开执行部分相关。特别是，+45°度的旋转将{1+j，-1+j，-1-j，1-j}变换成{j，-1，-j，+1}，从而将乘法减少为IQ采样的K或L间的选择以及一次加法或减法。
图3中，通过使组合PN序列共轭304、通过将序列乘以1+j而使经共轭的组合PN序列旋转306、然后将结果与IQ采样302相乘308并将结果相加310来执行该操作。然而，乘法308被简化为或IQ采样302的反相或其非反相。加法器310和开关312共同包括积分和转储组件，相关器输出以码元时钟314和乘法器316的码元频率被采样，输出被写入FIFO 318。
相关结果必须转回-45°，然而由于这是对相关结果进行的，因此这不会引入重大的时间开销。有利的是，胜于转回相关结果的是，组合器中所用的加权因子可以与(1-j)/2相乘。
在图2的实施例中，可以配置各逻辑相关器计算实或虚的相关结果。因此，通过使用两个逻辑相关器，可以在需要时计算完全复相关。有了这种灵活性以后，当仅需要相关结果的单个分量时，可以使用单个相关器，例如在早迟跟踪方案中。通过选择PN序列延时(码片周期的倍数)以及/或者选择IQ采样延时(采样周期的倍数)可以为每个相关器调节组合PN序列和IQ采样间的相对定时。
图4示出图3所示相关器的功能元件的物理硬件实现的一个实例。图4中，开关400用于在来自逻辑块406的K_L信号403的控制下或选择IQ采样的实(K)部402或选择其虚(I)部404。逻辑406具有来自组合PN序列实部408和虚部410分量的输入。控制处理器激励进一步的二进制REAL_IMAG输入412，将部分复相关器的输出设为该相关的实部或虚部分量。因此，K_L和ADD_SUB的值作为REAL_IMAG的函数而不同。
逻辑块406使经组合的PN序列输入共轭并旋转，并且将ADD_SUB输出414提供给电平移动块416，后者将逻辑0变换成a-1电压电平以允许乘法操作。乘法器418将电平移动块416的输出与IQ采样402、404的所选分量相乘，结果的累加和由加法器420和单个码片延时422保持。然后，该结果由时钟424和乘法器426以码元周期进行采样，且结果被写入FIFO 428。
上述雷克接收机结构可用于满足一定范围的系统性能要求，并且可用于如移动电话手机中。在该例中，雷克接收机结构可用于迎合操作上的极端情况，譬如在办公室环境中，其中非常高的数据速率通常是可能的，以及在高速公路上的操作，其中严重的多径衰落易于导致低数据速率。因此，在办公室环境中，rf信道一般是准静态的，并且通常具有单个突出的通道，而当工作在高速公路上的汽车中时，rf信道不会是静态的并且通常具有多条通道，它们会随着终端的移动而快速地消失或重新出现。
WCDMA系统中一种实现高数据速率的方法是利用多条较低数据速率信道，这些较低数据速率信道的每一条都有各自不同的组合PN序列，因此需要相应的多个相关器。因此，例如，2Mbps数据信道可以通过并置连接四条500Kbps数据信道来提供。当rf信道为准静态时，不太需要多个雷克指，因此仅为每条500Kbps数据信道提供了两个指，允许接收机解决每信道的两个多径分量。给定数据信道内的两个(雷克)指可以共享一个扰码发生器，但由于有多条数据信道(在该例中为四条)，因此通常需要相应的多个扰码发生器。相反，当数据速率较低时，分配相关器而非附加的数据信道以提供进一步的雷克指。同样，可以重新分配数据鉴别器资源，用于严重多径环境中信道跟踪和通道搜索中。为了给相关器提供这些不同的配置，可以分配逻辑而非物理的相关器，然而一般也需要考虑到可用元件的物理配置，因为这可能施加附加的限制。
接收机配置可以根据经测量或经协商的电平或者服务的质量而选择，或者它可由用户或网络操作者来选择。所示结构减少了用硬件实现的模块复杂性，并且将复杂性推入软件，从而便于支持更高级接收机算法。这尤其关于能自动适应全部雷克配置的算法，使得接收机的性能对于信道环境范围可以最佳化，譬如对于静态电话手机、快速移动手机、低C/I、高C/I等等。
与减少总硬件复杂性以及费用相同，该设计也能减少电流消耗。而且，上述模块和软性结构的组合允许一种软件定义的雷克接收机，其中，为了适应不同网络配置的接收机，各种元件的配置和内部互连可以或者在研发时定义，或者由操作者在终端投入市场时定义。
这里所述的组件和结构既可用于终端又可用于基站，并且能支持多种标准，包括WCDMA和CDMA2000。毫无疑问，对于技术人员而言可能有许多其它有效的替代物，并且可以理解，本发明不限于所述实施例而却包含对于本领域技术人员显而易见的修改，它们都在所附权利要求的精神和范围内。