具有可变电阻电路的半导体集成电路.pdf

具有可变电阻电路的半导体集成电路
    【技术领域】
     本发明涉及具有可变电阻电路的半导体集成电路。背景技术 图 3 示出了现有的具有可变电阻电路的半导体集成电路。如图 3 所示， 微调电路 351 具有 ： PMOS 晶体管 310、 311、 312 ； NPN 晶体管 313、 314、 315 ； 恒流源 316、 317、 318 ； 控制 信号输入用焊盘 321、 322、 323 ； 以及配线 D、 E、 F。PMOS 晶体管 310、 311、 312 的源极均与 VDD 端子连接， 栅极均与控制端子 VG 连接。NPN 晶体管 313 的基极与恒流源 316 及控制信号输 入用焊盘 321 连接， 发射极与 VSS 端子连接， 集电极与配线 D 及 PMOS 晶体管 310 的漏极连 接。NPN 晶体管 314 的基极与恒流源 317 及控制信号输入用焊盘 322 连接， 发射极与 VSS 端 子连接， 集电极与配线 E 及 PMOS 晶体管 311 的漏极连接。NPN 晶体管 315 的基极与恒流源 318 及控制信号输入用焊盘 323 连接， 发射极与 VSS 端子连接， 集电极与配线 F 及 PMOS 晶体 管 312 的漏极连接。
     恒压电路 341 具有放大器 301、 构成输出分压电路的电阻 302 ～ 306、 源极和漏极 分别与电阻 303 ～ 305 并联连接的 NMOS 晶体管 307、 308、 309。 NMOS 晶体管 307 的源极和漏 极与电阻 303 的两端连接， 栅极与配线 D 连接。NMOS 晶体管 308 的源极和漏极与电阻 304 的两端连接， 栅极与配线 E 连接。NMOS 晶体管 309 的源极和漏极与电阻 305 的两端连接， 栅 极与配线 F 连接。放大器 301 的同相输入端子与 Vref 端子连接。电阻 302 的一端与放大 器 301 的输出及 VR 端子连接， 另一端与放大器 301 的反相输入端子及电阻 303 连接。电阻 302 ～ 306 串联连接。
     现有的具有可变电阻电路的半导体集成电路是能够通过对所具有的可变电阻电 路的电阻值进行微调来对从输出端子 VR 输出的输出电压进行微调的电路。 电阻 303 ～ 305 是微调的对象。 在控制信号输入用焊盘 321、 322、 323 断开时， NPN 晶体管 313、 314、 315 的集 电极电压为低电平， NMOS 晶体管 307、 308、 309 为截止状态。在该状态下， 电阻 303 ～ 305 不 被短接而是与前后的其他元件连接。 在向控制信号输入用焊盘 321、 322、 323 施加 0V 时， NPN 晶体管 313、 314、 315 成为截止状态， 因此集电极电压为高电平， NMOS 晶体管 307、 308、 309 成 为导通状态。在该状态下， 电阻 303 ～ 305 被短接。能够以这样的方式进行微调。( 例如， 参照专利文献 1)
     【专利文献 1】 日本特开平 10-335593 号公报 ( 图 1)
     在上述结构的现有的具有可变电阻电路的半导体集成电路中， 由于作为开关元件 的 NMOS 晶体管的导通电阻的作用， 使得微调量存在误差， 因此， 很难高精度地对电阻进行 仍存在如下问题， 即： 由于导通电阻所具有的 微调。 此外， 即使考虑了导通电阻而进行微调， 电源电压依赖性和温度依赖性， 导致电阻值产生误差。 并且， 当为了降低导通电阻的影响而 减小导通电阻时， 需要增大 NMOS 晶体管的尺寸， 存在布局面积变大的问题。
     发明内容本发明是鉴于上述课题而完成的， 其目的在于提供一种具有可变电阻电路的半导 体集成电路， 其能够高精度地对电阻进行微调， 且不存在电源电压依赖性和温度依赖性， 能 够减小布局面积。
     本发明为了解决上述课题而提供一种具有可变电阻电路的半导体集成电路， 其特 征在于， 具有 ： 电阻电路， 其串联连接有多个电阻 ； 选择电路， 其具有选择多个电阻的串联 连接数量的多个开关元件 ； 以及控制电路， 其控制开关元件的导通电阻值， 控制电路控制 为， 使得开关元件的导通电阻值与电阻电路的电阻的电阻值成为预定比例。
     由此， 在本发明的具有可变电阻电路的半导体集成电路中， 能够控制电阻值可变 的开关元件的导通电阻， 因此能够消除因开关元件的导通电阻造成的微调量误差。 此外， 还 具有能够消除电源电压依赖性和温度依赖性、 减小布局面积的效果。 附图说明
     图 1 是示出第 1 实施方式的可变电阻电路的电路图。 图 2 是示出第 2 实施方式的可变电阻电路的电路图。 图 3 是示出现有的具有可变电阻电路的半导体集成电路的电路图。图 4 是示出具有第 1 实施方式的可变电阻电路的半导体集成电路的电路图。
     图 5 是示出具有第 2 实施方式的可变电阻电路的半导体集成电路的电路图。
     符号说明
     110、 301 ： 放大器 ； 115 ： 寄存器电路 ； 116 ～ 120 ： 切换电路 ； 111、 112、 316、 317、 318 ： 恒流电路 ； 180、 280 ： 可变电阻电路 ； 341 ： 恒压电路 ； 351 ： 微调电路。 具体实施方式
     下面参照附图来说明本发明的实施方式。
     图 1 是示出第 1 实施方式的可变电阻电路的电路图。可变电阻电路 180 是与现有 例的电阻 303 ～ 305 及微调电路 351 相当的电路。 第 1 实施方式的可变电阻电路 180 具有 ： 构成电阻电路的电阻 101 ～ 101n、 作为基准电阻的电阻 113、 反相器 103 ～ 103n+1、 NMOS 晶 体管 102 ～ 102n+1 和 114、 切换开关 116 ～ 120、 放大器 110、 恒流电路 111、 112 以及寄存器 电路 115。
     放大器 110 的同相输入端子与恒流电路 111 及 NMOS 晶体管 114 的漏极连接， 反相 输入端子与恒流电路 112 及电阻 113 的一个端子连接， 输出端与 NMOS 晶体管 114 的栅极连 接。电阻 113 的另一个端子与 VSS 端子 153 连接。NMOS 晶体管 114 的源极与 VSS 端子 153 连接。电阻 101 ～ 101n 这 n 个电阻串联连接， 其一端与输出端子 151 连接， 另一端与 NMOS 晶体管 102n+1 的漏极连接。NMOS 晶体管 102n+1 的栅极与反相器 103n+1 的输出端连接， 源 极与输出端子 154 连接。NMOS 晶体管 102n 的栅极与反相器 103n 的输出端连接， 漏极与电 阻 101n 和电阻 101n-1 之间的连接点连接， 源极与输出端子 154 连接。NMOS 晶体管 102n-1 的栅极与反相器 103n-1 的输出端连接， 漏极与电阻 101n-1 的另一端连接， 源极与输出端子 154 连接。NMOS 晶体管 102a 的栅极与反相器 103a 的输出端连接， 漏极与电阻 101 和电阻 101a 之间的连接点连接， 源极与输出端子 154 连接。NMOS 晶体管 102 的栅极与反相器 103 的输出端连接， 漏极与输出端子 151 连接， 源极与输出端子 154 连接。寄存器电路 115 被输入切换开关 116 ～ 120 的输出信号， 输出端子 130 与反相器 103 的输入端子连接， 输出端子 130a 与反相器 103a 的输入端子连接， 输出端子 130n-1 与反相器 103n-1 的输入端子连接， 输出端子 130n 与反相器 103n 的输入端子连接， 输出端子 130n+1 与反相器 103n+1 的输入 端子连接。反相器 103 ～ 103n+1 的电源端子与放大器 110 的输出端连接。输出端子 154 与 VSS 端子 153 连接。
     接着， 对如上构成的第 1 实施方式的可变电阻电路 180 的动作进行说明。
     切换开关 116 ～ 120 根据与期望电阻值对应的外部信号进行切换， 将该信号输出 到寄存器电路 115。寄存器电路 115 根据所输入的信号确定输出端子 130 ～ 130n+1 的信 号。
     当从寄存器电路 115 的输出端子 130 输出 Hi( 高电平 ) 时， 反相器 103 的输出为 Lo( 低电平 )， NMOS 晶体管 102 截止。当从寄存器电路 115 的输出端子 130 输出 Lo 时， 反 相器 103 的输出为 Hi， NMOS 晶体管 102 导通。其他输出端子与 NMOS 晶体管之间的关系也 是如此。
     例如， 当从输出端子 130 输出 Lo、 且从其他所有输出端子输出 Hi 时， 仅 NMOS 晶体 管 102 导通， 因此输出端子 151 与 154 之间的电阻为 NMOS 晶体管 102 的导通电阻。
     此外， 例如当从输出端子 130a 输出 Lo、 且从其他所有输出端子输出 Hi 时， 仅 NMOS 晶体管 102a 导通， 因此输出端子 151 与 154 之间的电阻为电阻 101 与 NMOS 晶体管 102a 的 导通电阻的串联。
     此外， 例如当从输出端子 130n 输出 Lo、 且从其他所有输出端子输出 Hi 时， 仅 NMOS 晶体管 102n 导通， 因此输出端子 151 与 154 之间的电阻为从电阻 101 到电阻 101n-1 与 NMOS 晶体管 102n 的导通电阻的串联。
     此外， 例如当从输出端子 130n+1 输出 Lo、 且从其他所有输出端子输出 Hi 时， 仅 NMOS 晶体管 102n+1 导通， 因此输出端子 151 与 154 之间的电阻为从电阻 101 到电阻 101n 与 NMOS 晶体管 102n+1 的导通电阻的串联。
     在输出端子 151 与 154 之间连接了电路或外部设备时， 恒流电路 111 和 112 流出 与在输出端子 151 与 154 之间流过的电流 I 大致相同的电流 I。电阻 101 ～ 101n 与电阻 113 彼此具有相同的电阻值 R。NMOS 晶体管 102 ～ 102n+1 与 NMOS 晶体管 104 彼此为相同 的尺寸。
     放大器 110 的反相输入端子的电压由恒流电路 112 的电流 I 和电阻 113 的电阻值 R 决定， 为电压 I×R。关于放大器 110 的同相输入端子的电压， 通过放大器 110 的输出对 NMOS 晶体管 114 进行控制， 使得该同相输入端子的电压与反相输入端子的电压相同， 因此 为电压 I×R。即， NMOS 晶体管 104 工作在非饱和区， 其导通电阻的值被控制为与电阻 113 相同的电阻值 R。
     放大器 110 的输出端子被连接到反相器 103 ～ 103n+1 的电源端子， 因此， 反相器 103 ～ 103n+1 的 Hi 输出的电压为 I×R。NMOS 晶体管 102 ～ 102n 与 NMOS 晶体管 114 尺寸 相同， 因此在反相器 103 ～ 103n+1 的输出为 Hi 时， NMOS 晶体管 102 ～ 102n 以非饱和方式 工作， 且它们的导通电阻的值被控制为电阻值 R。
     由此， 例如当寄存器电路 115 的输出端子 130 为 Lo 时， 输出端子 151 与 154 之间 的电阻值为 NMOS 晶体管 102 的导通电阻的电阻值 R。并且， 例如当寄存器电路 115 的输出端子 130a 为 Lo 时， 输出端子 151 与 154 之间的电阻值为电阻 101 与 NMOS 晶体管 102a 的 导通电阻的串联电阻值 2R。
     如以上所说明的那样， 在本实施方式的可变电阻电路 180 中， 作为微调开关的 NMOS 晶体管的导通电阻也被设为电阻值 R 而使用。由此， 不会像现有的可变电阻电路那样 因 NMOS 晶体管的导通电阻而产生误差， 从而能够准确地控制电阻值。此外， NMOS 晶体管的 导通电阻由恒流电路的电流和电阻控制， 因此能够降低电源电压依赖性和温度依赖性。此 外， 不需要减小导通电阻， 因此能够减小布局面积。
     图 2 是示出第 2 实施方式的可变电阻电路的电路图。可变电阻电路 280 是与现有 例的电阻 303 ～ 305 及微调电路 351 相当的电路。 第 2 实施方式的可变电阻电路 280 具有 ： 构成电阻电路的电阻 101 ～ 101n、 作为基准电阻的电阻 113、 反相器 103 ～ 103n+1、 PMOS 晶 体管 201 ～ 201n+1 和 204、 切换开关 116 ～ 120、 放大器 110、 恒流电路 111、 112 以及寄存器 电路 115。
     放大器 110 的同相输入端子与恒流电路 111 及 PMOS 晶体管 204 的漏极连接， 反相 输入端子与恒流电路 112 及电阻 113 的一个端子连接， 输出端与 PMOS 晶体管 204 的栅极连 接。电阻 113 的另一个端子与 VDD 端子 152 连接。PMOS 晶体管 204 的源极与 VDD 端子 152 连接。电阻 101 ～ 101n 这 n 个电阻串联连接， 其一端与输出端子 251 连接， 另一端与 PMOS 晶体管 201n+1 的漏极连接。PMOS 晶体管 201n+1 的栅极与反相器 103n+1 的输出连接， 源 极与输出端子 252 连接。PMOS 晶体管 201n 的栅极与反相器 103n 的输出端连接， 漏极与电 阻 101n 和电阻 101n-1 之间的连接点连接， 源极与输出端子 252 连接。PMOS 晶体管 201n-1 的栅极与反相器 103n-1 的输出端连接， 漏极与电阻 101n-1 的另一端连接， 源极与输出端子 252 连接。PMOS 晶体管 201a 的栅极与反相器 103a 的输出端连接， 漏极与电阻 101 和电阻 101a 之间的连接点连接， 源极与输出端子 252 连接。PMOS 晶体管 201 的栅极与反相器 103 的输出端连接， 漏极与输出端子 251 连接， 源极与输出端子 252 连接。寄存器电路 115 被输 入切换开关 116 ～ 120 的输出信号， 输出端子 130 与反相器 103 的输入端子连接， 输出端子 130a 与反相器 103a 的输入端子连接， 输出端子 130n-1 与反相器 103n-1 的输入端子连接， 输出端子 130n 与反相器 103n 的输入端子连接， 输出端子 130n+1 与反相器 103n+1 的输入 端子连接。反相器 103 ～ 103n+1 的 VSS 端子与放大器 110 的输出连接。输出端子 252 与 VDD 端子 152 连接。即， 第 2 实施方式的可变电阻电路以 VDD 端子 152 的电压为基准进行工 作。
     接着， 对如上构成的第 2 实施方式的可变电阻电路 280 的动作进行说明。
     切换开关 116 ～ 120 根据与期望电阻值对应的外部信号进行切换， 将该信号输出 到寄存器电路 115。寄存器电路 115 根据所输入的信号确定输出端子 130 ～ 130n+1 的信 号。
     当从寄存器电路 115 的输出端子 130 输出 Hi 时， 反相器 103 的输出为 Lo， PMOS 晶 体管 201 导通。当从寄存器电路 115 的输出端子 130 输出 Lo 时， 反相器 103 的输出为 Hi， PMOS 晶体管 201 截止。其他输出端子与 PMOS 晶体管之间的关系也是如此。
     例如， 当从输出端子 130 输出 Hi、 且从其他所有输出端子输出 Lo 时， 仅 PMOS 晶体 管 201 导通， 因此输出端子 252 与 251 之间的电阻为 PMOS 晶体管 201 的导通电阻。
     此外， 例如当从输出端子 130a 输出 Hi、 且从其他所有输出端子输出 Lo 时， 仅 PMOS晶体管 201a 导通， 因此， 输出端子 252 与 251 之间的电阻为电阻 101 与 PMOS 晶体管 201a 的导通电阻的串联。
     此外， 例如当从输出端子 130n 输出 Hi、 且从其他所有输出端子输出 Lo 时， 仅 PMOS 晶体管 201n 导通， 因此， 输出端子 252 与 251 之间的电阻为从电阻 101 到电阻 101n-1 与 PMOS 晶体管 201n 的导通电阻的串联。
     此外， 例如当从输出端子 130n+1 输出 Hi、 且从其他所有输出端子输出 Lo 时， 仅 PMOS 晶体管 201n+1 导通， 因此， 输出端子 252 与 251 之间的电阻为从电阻 101 到电阻 101n 与 PMOS 晶体管 201n+1 的导通电阻的串联。
     在输出端子 252 与 251 之间连接了电路或外部设备时， 恒流电路 111 和 112 流出 与在输出端子 252 与 251 之间流过的电流 I 大致相同的电流 I。电阻 101 ～ 101n 与电阻 113 彼此具有相同的电阻值 R。PMOS 晶体管 201 ～ 201n+1 与 PMOS 晶体管 204 彼此为相同 的尺寸。
     放大器 110 的反相输入端子的电压由恒流电路 112 的电流 I 和电阻 113 的电阻值 R 决定， 以 VDD 端子为基准而成为电压 -I×R。关于放大器 110 的同相输入端子的电压， 通 过放大器 110 的输出对 PMOS 晶体管 204 进行控制， 使得该同相输入端子的电压与反相输入 端子的电压相同， 因此为电压 -I×R。即， PMOS 晶体管 204 工作在非饱和区， 其导通电阻的 值被控制为与电阻 113 相同的电阻值 R。 放大器 110 的输出端子连接到反相器 103 ～ 103n+1 的 VSS 端子， 因此， 反相器 103 ～ 103n+1 的 Lo 输出的电压为 -I×R。PMOS 晶体管 201 ～ 201n+1 与 PMOS 晶体管 204 尺寸相同， 因此， 在反相器 103 ～ 103n+1 的输出为 Lo 时， PMOS 晶体管 201 ～ 201n+1 以非 饱和方式工作且它们的导通电阻的值被控制为电阻值 R。
     由此， 例如当寄存器电路 115 的输出端子 130 为 Hi 时， 输出端子 251 与 252 之间 的电阻值为 PMOS 晶体管 201 的导通电阻的电阻值 R。此外， 例如当寄存器电路 115 的输出 端子 130a 为 Hi 时， 输出端子 251 与 252 之间的电阻值为电阻 101 与 PMOS 晶体管 201a 的 导通电阻的串联电阻值 2R。
     如以上所说明的那样， 在本实施方式的可变电阻电路 280 中， 作为微调开关的 PMOS 晶体管的导通电阻也被设为电阻值 R 而使用。由此， 不会像现有的可变电阻电路那样 因 PMOS 晶体管的导通电阻而产生误差， 从而能够准确地控制电阻值。此外， PMOS 晶体管的 导通电阻由恒流电路的电流和电阻控制， 因此， 能够降低电源电压依赖性和温度依赖性。 而 且， 不需要减小导通电阻， 因此能够减小布局面积。
     以上说明了将作为微调开关的 MOS 晶体管的导通电阻设为与构成电阻电路的电 阻相同的电阻值的方式， 但不限于此， 也可以为其 2 倍或 1/2 等的电阻值。
     图 4 是示出具有第 1 实施方式的可变电阻电路的半导体集成电路的电路图。图 4 的半导体集成电路具有放大器 301、 电阻 302 以及可变电阻电路 180， 从而构成恒压电路。
     放大器 301 的同相输入端子与 Vref 端子连接。电阻 302 的一个端子与放大器 301 的输出端及 VR 端子连接， 另一个端子与放大器 301 的反相输入端子及可变电阻电路 180 的 输出端子 151 连接。可变电阻电路 180 的输出端子 154 与 VSS 端子 153 连接。
     如上所述， 通过在恒压电路中采用本发明的可变电阻电路， 能够得到微调精度良 好的输出电压， 能够降低电源电压依赖性和温度依赖性， 减小布局面积。
     此外， 即使如图 5 所示， 使用可变电阻电路 280 构成恒压电路， 也同样能够得到精 度良好的输出电压。
     另外， 作为具有可变电阻电路的半导体集成电路的一例， 对恒压电路进行了说明， 不过， 对于具有电阻电路的任何半导体集成电路而言， 只要使用了本发明的可变电阻电路， 即可得到相同的效果。