半导体装置及其制造方法.pdf

本发明提供了一种在具有难以生成缺陷且高品质的绝缘膜的同时，可以降低漏电流的半导体装置及其制造方法。所述半导体装置的制造方法包括：在绝缘层上形成非晶硅层的步骤；在非晶硅层中导入氧的步骤；以及氮化导入了氧的非晶硅层，并形成硅氧氮化层的步骤。

1.  一种半导体装置的制造方法，其特征在于，包括：
在绝缘层上形成非晶硅层的步骤；
在所述非晶硅层中导入氧的步骤；以及
氮化导入了氧的所述非晶硅层，以形成硅氧氮化层的步骤。

2.  根据权利要求1所述的半导体装置的制造方法，其特征在于，所述绝缘层是第一硅氧化层。

3.  根据权利要求2所述的半导体装置的制造方法，其特征在于，包括：
在所述第一硅氧化层上形成所述非晶硅层之前，氮化所述第一硅氧化层的表面的步骤。

4.  根据权利要求3所述的半导体装置的制造方法，其特征在于，在氮化所述第一硅氧化层的表面之前，将Ge导入所述第一硅氧化层中。

5.  根据权利要求2所述的半导体装置的制造方法，其特征在于，在所述硅氧氮化层上形成第二硅氧化层，并形成所述第一硅氧化层、所述硅氧氮化层、所述第二硅氧化层的三层结构。

6.  根据权利要求5所述的半导体装置的制造方法，其特征在于，在形成所述第一硅氧化层、所述硅氧氮化层、所述第二硅氧化层的三层结构之后，在大于等于900℃且小于等于950℃的氧化性气氛中放置大于等于10分钟，以进行氧化。

7.  根据权利要求1所述的半导体装置的制造方法，其特征在于，在所述非晶硅层中导入氧的步骤是以大于等于700℃且小于等于800℃的温度、以及小于等于10秒的时间的条件，将所述非晶硅层放置在氧化性气体的气氛中，以进行氧化的步骤。

8.  根据权利要求7所述的半导体装置的制造方法，其特征在于，所述氧化性气体是O₂、NO、N₂O、O₃、O基、或O等离子体。

9.  根据权利要求1所述的半导体装置的制造方法，其特征在于，氮化所述非晶硅层并形成所述硅氧氮化层的步骤是在大于等于600℃且小于等于750℃的温度条件下氮化所述非晶硅层。

10.  一种半导体装置，其特征在于，包括绝缘膜，该绝缘膜具有：
第一硅氧化层，形成在硅衬底上；
硅氧氮化层，形成在所述第一硅氧化层上，平均氧浓度为大于等于10at.％且小于等于30at.％；以及
第二硅氧化层，形成在所述硅氧氮化层上。

11.  根据权利要求10所述的半导体装置，其特征在于，所述第一硅氧化层含有氮，其平均氮浓度为大于0at.％且小于等于10at.％。

12.  根据权利要求10所述的半导体装置，其特征在于，所述第一硅氧化层中含有Ge。

半导体装置及其制造方法
(相关申请的交叉参考)
本申请以于2008年1月22日向日本专利局提交的在先日本专利申请第2008-11308号为基础，并且要求其优先权，将其全部内容结合于此作为参考。
技术领域
本发明涉及一种半导体装置及其制造方法。
背景技术
作为非易失性存储器的闪速存储器，特别是NAND型闪速存储器由于其易于实现精细化，因此，急速地推进了低价格化、大容量化，而且，还具有耐冲击性这样的特征，从而作为静止图像的存储介质或高品质声音记录介质，其开发取得了爆发性的发展，并且，形成了一个巨大的市场。
NAND型闪速存储器所使用的存储单元具有栅结构，该栅结构是在半导体衬底上依次层叠了隧道绝缘膜、电荷累积膜、电极间绝缘膜、以及控制电极的结构。而且，作为栅结构的种类，包括：在隧道绝缘膜上具有由作为电荷累积膜的多晶硅构成的浮动栅电极的浮动栅型(FG型)；具有由作为电荷累积膜的硅氮化物构成的电荷捕获膜的MONOS型(Metal-Oxide-Nitride-Oxide-Silicon：金属-氧化物-氮化物-氧化物-硅)；以及电荷累积膜由氮化物形成且控制电极由硅构成的SONOS型(Silicon-Oxide-Nitride-Oxide-Silicon：硅-氧化物-氮化物-氧化物-硅)。
通过控制施加于在浮动栅上或者在电荷捕获层上隔着电极间绝缘膜形成的控制电极上的电压(控制电压)，从衬底经由隧道绝缘膜通过FN(Fowler-Nordheim)隧穿将电子注入(写入)浮动栅电极或者电荷捕获膜，或者，相反地从浮动栅电极经由隧道绝缘膜拉出电子(FG型、MONOS/SONOS型中的擦除)，或者，将空穴注入电荷捕获膜，与电子对消(MONOS/SONOS型中的辅助擦除)，从而使存储单元的阈值发生变化。但是，在精细化的同时，隧道绝缘膜变薄，从而出现了一个非常大的问题。
为了增大存储容量，元件尺寸(存储单元的尺寸)的精细化最为有效，但是，为此也需要隧道绝缘膜的薄膜化。但是，作为隧道绝缘膜被广泛使用的SiO₂膜还具有以下特征，即、在薄膜化的同时，被称为SILC(Stress Induced Leakage Current：应力感应漏电流)的在低电场区域较为显著的漏电流开始增加，该SILC通过施加应力电压而通过了存在于SiO₂膜中的陷阱中心(trapping center)。因此，由于通过SiO₂膜的电荷量增加，数据保持特性变差，达到破坏电荷量的时间变短，也就是说，发生了改写动作的劣化。该SILC阻碍了SiO₂膜的膜厚降低，并且使其可靠性下降，成为了精细化的巨大障碍。因此，如果不能降低该陷阱中心，则无法实现基于SiO₂膜的薄膜化的存储容量的增加。
这样，作为SiO₂膜的特性变差的一个原因，已知有以下原因，即、在半导体衬底和SiO₂膜之间形成由非晶状态的SiO₂构成的界面层，在非晶状态的SiO₂中必然存在氧缺陷，这导致了各种陷阱(trap)和泄漏点(leakage site)。
通常，半导体衬底是利用氢进行终止处理的，但是，在改写动作时，由于电子或空穴导致氢从半导体衬底脱离，并不能实现根本的解决。现在的现状是，虽然已知对于半导体衬底，利用重氢的终止是有效的，但是，在与SiO₂膜之间的界面上是否有效却不清楚。
作为该问题的解决方法，采取了以下方法，即、在作为隧道绝缘膜的SiO₂膜中导入氮，从而提高作为隧道绝缘膜的介电常数，增加其物理的膜厚，并降低漏电流。但是，效果并不充分，薄膜化的极限并没有达到期望的那种程度。这是因为无法彻底抑制由于Si-N的网络的不充分(不完全)导致的缺陷产生。
于是，作为难以产生缺陷的隧道绝缘膜，已知有以下结构，即、由硅氧化膜夹着高品质的硅氮化膜的三层结构，上述硅氮化膜具有三配位的氮键(例如，参照日本特开2007-059872号公报)。在形成该SiO₂层/SiN层/SiO₂层的层叠结构的绝缘膜时，已知有以下方法，即、在Si衬底上形成SiO₂层之后，堆积非晶Si，并氮化该非晶Si形成由SiN构成的氮化层，最后对氮化层进行氧化，或者通过CVD来堆积氧化层。
但是，发明者研究的结果发现该方法可能存在以下问题：(1)在高温下进行氮化时，非晶Si结晶化、凝集，从而产生晶界，导致Si层的层厚发生波动；(2)非晶Si中的残留氢浓度增高。因此，还会产生以下问题：(1)在SiO₂层的厚度较薄时，氮穿透基底的SiO₂层，在SiO₂层和Si衬底之间的界面上形成缺陷，不仅在电流从Si衬底流向控制电极侧时，低电场或中电场的电流量增加，在严重的情况下，由于局部氮化层的层厚减小，绝缘性会极度地变差；此外，(2)可靠性变差。
发明内容
本发明是在考虑了上述情况的基础上提出的，其目的在于提供一种在具有难以生成缺陷且高品质的绝缘膜的同时，可以降低漏电流的半导体装置及其制造方法。
基于本发明的第一方面的半导体装置的制造方法的特征在于，包括：在绝缘层上形成非晶硅层的步骤；在所述非晶硅层中导入氧的步骤；以及氮化导入了氧的所述非晶硅层，以形成硅氧氮化层的步骤。
此外，基于本发明的第二方面的半导体装置的特征在于，具有绝缘膜，该绝缘膜包括：形成在硅衬底上的第一硅氧化层；形成在所述第一硅氧化层上且平均氧浓度大于等于10at.％且小于等于30at.％的硅氧氮化层；以及形成在所述硅氧氮化层上的第二硅氧化层。
附图说明
图1(a)至图1(f)是表示基于第一实施方式的半导体装置的制造工序的截面图；
图2(a)至图2(d)是表示基于第一实施方式的半导体装置的制造工序的截面图；
图3(a)至图3(d)是表示基于第一实施方式的半导体装置的制造工序的截面图；
图4(a)至图4(b)是表示基于第一实施方式的半导体装置的制造工序的截面图；
图5示出了第一实施方式所涉及的非晶硅层的、有无添加氧所导致的氮化后的表面粗糙度的变化；
图6示出了比较有无添加氧所导致的SiO₂/SiON/SiO₂的层叠结构绝缘膜的SILC特性的结果；
图7示出了对于非晶硅层的氧添加条件和C-V特性的关系；
图8示出了对于非晶硅层的氧添加条件和漏电流的关系；
图9示出了对于非晶硅层的氧添加条件和C-V特性的关系；
图10示出了对于非晶硅层的氧添加条件和漏电流的关系；
图11示出了对于非晶硅层的氧添加条件和漏电流的变化；
图12(a)至图12(f)是表示基于第二实施方式的半导体装置的制造工序的截面图；
图13(a)至图13(d)是表示基于第二实施方式的半导体装置的制造工序的截面图；
图14(a)至图14(d)是表示基于第二实施方式的半导体装置的制造工序的截面图；
图15(a)至图15(b)是表示基于第二实施方式的半导体装置的制造工序的截面图；
图16(a)至图16(b)是比较表面氮化的有无所导致的擦除特性的不同的图；
图17是比较表面氮化的有无所导致的电荷保持特性的不同的图；
图18(a)至图18(f)是表示基于第三实施方式的半导体装置的制造工序的截面图；
图19(a)至图19(d)是表示基于第三实施方式的半导体装置的制造工序的截面图；
图20(a)至图20(d)是表示基于第三实施方式的半导体装置的制造工序的截面图；
图21(a)至图21(b)是表示基于第三实施方式的半导体装置的制造工序的截面图；
图22示出了氮化后的氧化性气氛中的热处理的有无所导致的可靠性的差异；
图23(a)至图23(f)是表示基于第四实施方式的半导体装置的制造工序的截面图；
图24(a)至图24(d)是表示基于第四实施方式的半导体装置的制造工序的截面图；
图25(a)至图25(d)是表示基于第四实施方式的半导体装置的制造工序的截面图；
图26(a)至图26(b)是表示基于第四实施方式的半导体装置的制造工序的截面图；
图27(a)至图27(b)是表示氧化性气氛下的热处理条件与信赖性的关系的图；
图28是示出了氧化时间与用于注入0.01A/cm²的电子所需要的施加电场的关系；
图29(a)至图29(f)是表示基于第五实施方式的半导体装置的制造工序的截面图；
图30(a)至图30(d)是表示基于第五实施方式的半导体装置的制造工序的截面图；
图31(a)至图31(d)是表示基于第五实施方式的半导体装置的制造工序的截面图；
图32(a)至图32(b)是表示基于第五实施方式的半导体装置的制造工序的截面图；
图33是说明在硅氧化层中添加Ge的效果的图；
图34是在硅氧化层中添加了Ge时的能带(energy band)图；
图35是说明规定非晶硅层的层厚的理由的图；
图36是说明三层层叠结构的隧道绝缘膜中的氮浓度分布的规定的图；以及
图37是说明三层层叠结构的隧道绝缘膜中的氮浓度分布的规定的图。
具体实施方式
下面，参照附图对本发明的实施方式进行详细的说明。
(第一实施方式)
参照图1(a)至图4(b)对本发明的第一实施方式的半导体装置的制造方法进行说明。图1(a)、1(c)、1(e)、2(a)、2(c)、3(a)、3(c)、4(a)与图1(b)、1(d)、1(f)、2(b)、2(d)、3(b)、3(d)、4(b)表示分别彼此正交的工序截面图。
通过本实施方式的制造方法制造的半导体装置是FG(浮动栅)型的非易失性半导体存储器，包括矩阵状排列的多个存储单元。如图4(a)、4(b)所示，各存储单元包括：在硅衬底1上分开形成的源极区域17a/漏极区域17b；形成在该源极区域17a与漏极区域17b之间的作为沟道的硅衬底1的区域18上的隧道绝缘膜5；形成在该隧道绝缘膜5上的作为存储电荷的电荷累积膜的浮动栅电极6；形成在该浮动栅电极6上的电极间绝缘膜10；以及形成在该电极间绝缘膜10上的控制栅电极11。
下面，对本实施方式的半导体装置的制造方法进行说明。
首先，如图1(a)、1(b)所示，对掺杂了期望的杂质的硅衬底1进行稀氢氟酸处理，利用氢对硅衬底1的表面进行终止化。之后，将该硅衬底1置于成膜装置的腔(未图示)内。
接着，在使腔内的气氛仅充满在制造工序中不与硅发生反应或者不蚀刻硅的气体(例如，氮气气体)之后，使硅衬底1的温度上升至700℃，使氢完全从硅衬底1脱离。
接着，使腔内的气氛为例如分压30Torr的N₂、分压3Torr的O₂，使硅衬底1的表面温度为1050℃并维持10秒。由此，如图1(c)、1(d)所示，在硅衬底1上形成硅氧化层2。
接着，使用乙硅烷气体在硅氧化层2上堆积2nm的非晶硅层。此时的硅衬底1的温度优选小于等于550℃。此外，堆积非晶硅层3时的气氛中也可以含有氧、NO、N₂O。在这种情况下，如果气氛中含有NO、N₂O，则形成的非晶硅层含有微量的氮。接着，将硅衬底1的温度设定为750℃，使腔内的气氛为例如分压30Torr的N₂以及分压3Torr的O₂，并维持10秒。由此，在非晶硅层中添加微量的氧，形成添加氧的非晶硅层。之后，使腔内的气氛为例如分压30Torr的N₂、分压0.03Torr的NH₃，使硅衬底1的表面为750℃并维持400秒。由此，非晶硅层被氮化，形成硅氧氮化层3(图1(e)、1(f))。即、在本实施方式的制造方法中，硅氧氮化层3的形成中使用了利用N₂气体稀释了的氮化气体NH₃。这样，通过利用稀释气体N₂来稀释氮化气体NH₃，可以形成缺陷少的高品质硅氧氮化层。利用NH₃的该氮化方法已由本发明者等发明并提出了专利申请(日本特开2007-123825号公报)。
接着，使硅衬底1的温度为大于等于750℃，使用HTO(HighTemperature Oxidation：高温氧化)法，在硅氧氮化层3上堆积5nm的硅氧化层4。由此，如图1(e)、1(f)所示，形成由硅氧化层2、硅氧氮化层3、以及硅氧化层4构成的隧道绝缘膜5。此外，在表示该工序之后的制造工序的图中，将由硅氧化层2、硅氧氮化层3、以及硅氧化层4构成的隧道绝缘膜5表示为单层的隧道绝缘膜5。
接着，采用CVD(Chemical Vapor Deposition：化学气相淀积)法依次堆积作为浮动栅电极的厚度60nm的掺杂磷的多晶硅膜6、用于元件分离加工的掩模材料7。之后，采用使用抗蚀剂掩模(未图示)的RIE(Reactive Ion Etching：反应离子蚀刻)法，依次对掩模材料7、多晶硅膜6、隧道绝缘膜5进行蚀刻加工，并且对硅衬底1的露出区域进行蚀刻，形成深度100nm的元件分离槽8(参照图2(a)、2(b))。
接着，在整个表面上堆积元件分离用的硅氧化膜9，并完全埋入元件分离槽8。之后，通过CMP(Chemical Mechanical Polishing：化学机械研磨)法去除表面部分的硅氧化膜9，使表面平坦化。此时，露出掩模材料7(参照图2(c)、2(d))。
接着，在选择性地蚀刻去除露出的掩模材料7之后，通过稀氢氟酸溶液蚀刻去除硅氧化膜9的露出的表面，并露出多晶硅膜6的侧面6a的一部分。之后，采用ALD(Atomic Layer Deposition：原子层淀积)法在整个表面上形成厚度15nm的氧化铝层10a。此时，通过采用ALD法成膜时的氧化，在氧化铝层10a和多晶硅膜6之间的界面上，形成极薄的硅氧化层10b，以形成由氧化铝层10a/硅氧化层10b构成的两层结构的厚度16nm的电极间绝缘膜10(参照图3(a)、3(b))。此外，在图3(a)、3(b)中，由硅氧化层10b以及氧化铝层10a构成的两层结构的电极间绝缘膜10并不是表示为两层的层叠结构，而是表示为单层的电极间绝缘膜10。
接着，通过CVD法在电极间绝缘膜10上形成多晶硅层之后，在该多晶硅层上形成钨层，并进行热处理，从而使钨层变化为钨硅化物层，形成由多晶硅层以及钨硅化物层构成的两层结构的厚度100nm的导电膜11(参照图3(c)、3(d))。该导电膜11成为控制栅电极。接着，用CVD法在整个表面上堆积RIE用的掩模材料12。采用RIE法依次对掩模材料12、导电膜11、电极间绝缘膜10、多晶硅膜6、隧道绝缘膜5进行蚀刻加工，制成层叠结构的栅。由此，确定层叠结构的栅的形状，在该层叠结构的栅的侧部，形成沿着字线方向(控制栅电极11的延伸方向)的槽14(参照图3(c)、3(d))。
接着，如图4(a)、4(b)所示，通过热氧化法在层叠结构的栅的侧面以及上表面上形成硅氧化膜16，之后，采用离子注入法形成源极区域17a/漏极区域17b。源极区域17a和漏极区域17b之间的硅衬底1的区域为沟道区域18。此外，还利用CVD法形成层间绝缘膜19，以覆盖整个表面。之后，通过公知的方法形成配线层等，制成非易失性半导体存储器(参照图4(a)、4(b))。
这样，在非晶硅层中添加氧之后进行氮化而形成的隧道绝缘膜5中的硅氧氮化层中，提高了硅氧氮化层的平坦性，并且，减少了硅氧氮化层中的氢基。即、不仅可以期待电荷保持特性的改善，还可以期待可靠性的改善。例如，图5示出了硅氧氮化层的形成条件的不同导致的表面粗糙度的差异，图6示出了SILC特性的差异。图5示出了直接氮化非晶硅层来形成硅氮化层时的表面粗糙度、以及在非晶硅层中添加氧之后直接氮化来形成硅氧氮化层时的表面粗糙度，根据图5可以得知，通过在非晶硅层中添加氧之后进行氮化，可以降低表面粗糙度。这表示通过添加氧可以抑制氮化时的非晶硅层的凝集，并提高硅氧氮化层的平坦性。
图6示出了制成具有由SiO₂/SiON/SiO₂构成的层叠结构的栅绝缘膜的MOS晶体管、以及具有由SiO₂/SiN/SiO₂构成的层叠结构的栅绝缘膜的MOS晶体管，并比较SILC特性的结果。根据图6可以得知，通过在非晶硅层中添加了氧之后进行氮化，降低了SILC。这表示平坦性提高、绝缘性提高，并且，非晶硅层中的氢基被氧置换而减少。即、表示通过在添加了氧之后进行氮化，提高了可靠性。此外，图6的纵轴表示漏电流J_g，横轴表示栅电压V_g与平带电压V_fb的差除以晶体管的电有效膜厚T_eff所得到的值，该值表示施加于绝缘膜的电场。这样做的原因是为了排除绝缘膜中的固定电荷的影响，单纯地用施加于绝缘膜上的电场强度来比较绝缘性。之所以这样是因为V_fb与膜中固定电荷量对应地进行偏移，在只比较栅电压V_g的情况下，会错误评价施加于绝缘膜上的电场。此外，上述晶体管的电有效膜厚T_eff不仅包括栅绝缘膜的电有效膜厚，还包括多晶硅电极中的耗尽层的层厚、半导体衬底侧的反型层(反转层)的层厚。在将电压施加于MOS结构时，该电压不仅施加于栅绝缘膜，还施加于栅电极、半导体衬底。利用该电压在半导体衬底侧形成反型层，在栅电极侧形成耗尽层。这些层作为电容与栅绝缘膜的电容串联连接。此外，这些串联连接的电容作为晶体管导通时的电有效膜厚发挥作用。
此外，在非晶硅层中添加氧时，需要注意温度、氧分压、时间、升温时间、流入氧的定时。关于温度，优选为大于等于使氢从非晶硅层中脱离的温度700℃。但是，不可以过高。优选小于等于800℃。而且，优选在升温过程中提供氧。这是因为氧进入非晶硅层中与硅键合，从而限制硅的运动，并且，如果在没有氧的真空中以高温来升温加热非晶硅层，则键很脆弱的非晶硅层彼此形成稳定的键，导致凝集、结晶，从而粗糙度增大。
关于氧分压，为了减慢氧化速度，提高控制性，优选低的氧分压，特别优选小于等于50Torr。但是，不可以过低。如果过低，则会成为发生由氧导致的硅的蚀刻的主动氧化区域。优选在700℃～800℃发生氧化的被动氧化区域，即优选氧分压大于等于10^-4Torr。
此外，到达700℃～800℃的升温时间优选小于等于10秒。如果在提供氧的状态下升温时间长，则在到达目标温度前，层厚2nm的非晶硅层被完全氧化，容易形成氮易于扩散的SiO₂层。由此，通过之后的氮化，氮大量地穿透非晶硅氧化层、以及基底的SiO₂层，氮化Si衬底，形成很多界面态。理想的情况是期望在提供氧的状态下到达700℃～800℃的升温时间为小于等于10秒，在700℃～800℃下的氧化时间为小于等于10秒。如果在这样的时间内，则层厚2nm的非晶硅层不会完全地氧化，可以抑制氮的穿透，并进行非晶硅层的氮化。
而且，为了防止非晶硅层被完全氧化，以及低温氧化界面而不增加界面态密度，优选在降温过程中不提供氧。
下面，参照图7至图11说明对于堆积在SiO₂层上的非晶硅层的氧添加条件和电特性之间的关系。通过多种方法制造包括层叠栅结构的晶体管的上述硅氮化层，并调查其电特性，其中，该层叠栅结构是具有相同程度电容量C的Si/SiO₂/硅氮化层/Au的层叠栅结构。一种情况是像本实施方式的制造方法那样，在氧化温度750℃、氧化时间10秒的条件下，在非晶硅层中添加了氧之后进行氮化而形成硅氮化层的情况(在这种情况下，硅氮化层是硅氧氮化层(SiON层))；作为比较例1，是在非晶硅层中不添加氧的状态下进行氮化，而形成硅氮化层的情况；作为比较例2，是除了氧化温度之外，以与本实施方式相同的条件形成了硅氮化层，其氧化温度是850℃、即与本实施方式相比更高的情况。
图7示出调查电容量C的栅电压V_g相关性、即C-V特性的结果，图8示出调查漏电流J_g的施加于绝缘膜的电场强度(＝(V_g-V_fb)/T_eff)相关性的结果。首先可以得知，在比较例1的情况下，或者像比较例2这样、氧化时间是10秒，与本实施方式相同，但是，氧化温度高达850℃，在这样的情况下，C-V特性中发生滞后，并且，与本实施方式相比，界面态密度以及漏电流增加。这表示在比较例1的情况下，由于未添加氧，在之后的700℃氮化时，非晶硅层凝集，在层厚中产生不均匀性，从而发生氮化的不均匀性、氮化残留(具体地说，为Si的悬挂键)、以及氮穿透基底的SiO₂层。此外，也表示在比较例2的情况下，由于氧化温度高，同样地非晶硅层凝集，在膜厚中产生不均匀性，从而发生氮化的不均匀性、氮化残留、以及氮穿透。
下面，对以下情况进行电特性调查，即、作为比较例3，氧化温度以及氧化时间与本实施方式的情况相同，氧化温度为750℃，但是在升温时不流入氧，以及、作为比较例4，氧化温度与本实施方式相同，但是氧化时间长达15秒。图9示出了调查电容量C的栅电压V_g相关性、即C-V特性的结果，图10示出了调查漏电流J_g的施加于绝缘膜的电场强度(＝(V_g-V_fb)/T_eff)相关性的结果。
如图所示可以得知，比较例3以及比较例4都是C-V特性的滞后增大，与本实施方式相比，界面态密度增加且漏电流增加。这表示在比较例3的情况下，由于升温时没有氧，所以非晶硅凝集，在层厚中产生不均匀性，从而发生了氮化的不均匀性、氮化残留、以及氮穿透。并且还表示在比较例4的情况下，氧化时间长，非晶硅层被完全氧化而形成SiO₂层，所以，氮穿透SiO₂层并氮化Si衬底。
图11示出了在改变了氧化条件的情况下的施加电压是4MV/cm时的漏电流变化。这里，示出了不添加氧进行氮化时的漏电流值与添加氧进行氮化时的漏电流值的比。例如，如果该比是50％，则意味着通过添加氧，漏电流量减少到一半。通过该图11所示结果可以清楚得知，在温度大于等于700℃且小于等于800℃，时间小于等于10秒的范围内添加氧，对于降低漏电流非常有效。理由如上所述。
这样，通过以适当的条件在非晶硅层中添加氧，可以实现高品质的具有SiO₂/SiON/SiO₂的层叠结构的隧道绝缘膜。
此外，该硅氧氮化层3的层厚为1.5nm～2.5nm左右，氮浓度为20at.％～47at.％。即、硅氧氮化层3实质上含有10at.％～30at.％的氧，硅的第二接近原子的至少一个为氮。这是因为在非晶硅层中添加了氧。此外，在氮化非晶硅层时，氮微量地扩散在硅氧化层2中。因此，最多含有平均10at.％左右的氮。
此外，在本实施方式中，使用了O₂作为在非晶硅层中添加氧时的气体，但是，只要是氧化性的气体即可，并不限定于O₂。也可以是NO、N₂O、O₃、O基、O等离子体。但是，这些的气体和O₂相比，其氧化能力不同。因此，在使用这些气体时，需要调整氧添加条件，以使非晶硅氧氮化层3中的氧浓度为大于等于10at.％且小于等于30at.％。
此外，在本实施方式中，使用了NH₃作为氮化非晶硅层时的气体，但是，只要是氮化性的气体即可，并不限定于NH₃，也可以是NO、N基、NH基、N₂基、N等离子体、NH等离子体、N₂等离子体。
此外，在本实施方式中，使用了HTO作为SiO₂层4的形成工序，但是，只要可以堆积SiO₂层4即可，并不限定于HTO，也可以是CVD、ALD。
如上述说明，通过本实施方式，可以获得这样的半导体装置，其具有难以生成缺陷的、高品质的隧道绝缘膜，并且，可以实现降低漏电流。
(第二实施方式)
参照图12(a)至图15(b)对本发明的第二实施方式的半导体装置进行说明。图12(a)、12(c)、12(e)、13(a)、13(c)、14(a)、14(c)、15(a)和图12(b)、12(d)、12(f)、13(b)、13(d)、14(b)、14(d)、15(b)表示分别彼此正交的工序截面图。
基于本实施方式的半导体装置是MONOS(Metal(金属)-Oxide-Nitride-Oxide-Si的层叠结构)型的非易失性半导体存储器，包括矩阵状排列的多个存储单元。如图15(a)、15(b)所示，各存储单元包括：在硅衬底1上分开形成的源极区域37a/漏极区域37b；形成在该源极区域37a和漏极区域37b之间的、形成沟道的、硅衬底1的区域38上的隧道绝缘膜25；形成在该隧道绝缘膜25上且由存储电荷的绝缘体构成的电荷累积膜26；形成在该电荷累积膜26上的电极间绝缘膜30；以及形成在该电极间绝缘膜30上的控制栅电极31。
下面，对本实施方式的半导体装置的制造方法进行说明。本实施方式的制造方法是在第一实施方式的制造方法中还设置了在形成非晶硅层前氮化硅氧化层的工序，该硅氧化层是形成非晶硅层时的基底层。
首先，如图12(a)、12(b)所示，对掺杂了期望杂质的硅衬底1进行稀氢氟酸处理，利用氢对硅衬底1的表面进行终止化。之后，将该硅衬底1置于成膜装置的腔(未图示)内。接着，在使腔内的气氛仅为在制造工序中不与硅发生反应或者不蚀刻硅的气体(例如，氮气)之后，使硅衬底1的温度上升至700℃，使氢从硅衬底1完全脱离。
接着，使腔内的气氛为例如分压30Torr的N₂、分压3Torr的O₂，使硅衬底1的表面温度为1050℃并维持10秒。由此，如图12(c)、12(d)所示，在硅衬底1上形成硅氧化层22a。至此为止，是和第一实施方式相同的工序。接着，对硅氧化层22a的表面实施基氮化(radical nitridation)、或等离子体氮化，在硅氧化层22a的表面形成含氮层22b，并且，将氮导入硅氧化层22a中，以使分布图的峰值浓度为小于等于10at.％(图12(c)、12(d))。即、形成由硅氧化层22a以及含氮层22b构成的两层结构的、添加了氮的硅氧化层22。实施该氮化工序是与第一实施方式不同的。通过该氮化工序，如后面所述，存储单元中的空穴的注入效率增大。此外，在表示该工序之后的制造工序的图中，将由硅氧化层22a以及含氮层22b构成的两层结构的硅氧化层22表示为单层的硅氧化层22。
接着，使用乙硅烷气体在硅氧化层22上堆积2nm的非晶硅层。此时的硅衬底1的温度优选小于等于550℃。此外，堆积时的气氛中也可以包含氧、NO、N₂O。在这种情况下，如果气氛中包括NO、N₂O，则形成的非晶硅层包含微量的氮。接着，将硅衬底1的温度设定为750℃，使腔内的气氛为例如分压30Torr的N₂以及分压3Torr的O₂，并维持10秒。由此，在非晶硅层中添加微量的氧，形成添加氧的非晶硅层。此外，此时的氧化温度与第一实施方式相同，优选大于等于使氢从非晶硅层中脱离的700℃。但是，不可以过高，优选小于等于800℃。而且，优选在升温过程中提供氧。此外，与第一实施方式相同，优选到达700℃～800℃的升温时间为小于等于10秒。理想的情况是，优选在提供氧的状态下，升温时间为小于等于10秒、氧化时间为小于等于10秒。之后，使腔内的气氛为例如分压30Torr的N₂、分压0.03Torr的NH₃，使硅衬底1的表面的温度为750℃并维持400秒。由此，非晶硅层被氮化，形成硅氧氮化层23(图12(e)、12(f))。通过本实施方式的制造方法制造的硅氧氮化层23与在第一实施方式中所说明的一样，是缺陷少的高品质硅氧氮化层。
接着，使硅衬底1的温度为大于等于750℃，使用HTO法，在硅氧氮化层23上堆积2.5nm的硅氧化层24。由此，如图12(e)、12(f)所示，形成由硅氧化层22、硅氧氮化层23、以及硅氧化层24构成的隧道绝缘膜25。此外，在表示该工序之后的制造工序的图中，将由硅氧化层22、硅氧氮化层23、以及硅氧化层24构成的三层结构的隧道绝缘膜25表示为单层的隧道绝缘膜25。
接着，采用CVD法在隧道绝缘膜25上堆积成为电荷累积膜的厚度6nm的氮化膜26、例如Si₃N₄膜。之后，采用CVD法堆积用于元件分离加工的掩模材料27。接着，采用使用抗蚀剂掩模(未图示)的RIE法，依次对掩模材料27、氮化膜26、以及隧道绝缘膜25进行蚀刻加工，并且对硅衬底1的露出区域进行蚀刻，形成深度100nm的元件分离槽28(参照图13(a)、13(b))。
接着，在整个表面上堆积元件分离用的硅氧化膜29，并完全埋入元件分离槽28。之后，通过CMP法去除表面部分的硅氧化膜29，使表面平坦化。此时，露出掩模材料27(参照图13(c)、13(d))。
接着，在选择性地蚀刻去除露出的掩模材料27之后，利用稀氢氟酸溶液蚀刻去除硅氧化膜29的露出的表面。之后，采用ALD法在整个表面上堆积成为电极间绝缘膜的厚度15nm的氧化铝层。此时，通过采用ALD法成膜时的氧化剂，在氧化铝层与氮化膜26之间的界面上形成极薄的硅氧化层，以形成由氧化铝层30a/硅氧化层30b构成的两层结构的厚度16nm的电极间绝缘膜30(参照图14(a)、14(b))。此外，在表示该工序之后的制造工序的图中，将由硅氧化层30b以及氧化铝层30a构成的两层结构的电极间绝缘膜30表示为单层的电极间绝缘膜30。
接着，与第一实施方式相同，在电极间绝缘膜30上形成作为控制栅电极的、厚度100nm的导电膜31，进而通过CVD法堆积RIE用的掩模材料32，其中，该导电膜31是由多晶硅层以及钨硅化物层构成的两层结构。之后，通过使用抗蚀剂掩模(未图示)的RIE法依次对掩模材料32、导电膜31、电极间绝缘膜30、电荷累积膜26、隧道绝缘膜25进行蚀刻加工，制成层叠结构的栅。由此，确定层叠结构的栅的形状，在该层叠结构的栅的侧部，形成沿着字线方向(控制栅电极31的延伸方向)的槽34(参照图14(c)、14(d))。
接着，如图15(a)、15(b)所示，通过热氧化法在层叠结构的栅的侧面以及上表面上形成硅氧化膜36，之后，采用离子注入法形成源极区域37a/漏极区域37b。源极区域37a和漏极区域37b之间的硅衬底1的区域为沟道区域38。此外，还通过CVD法形成层间绝缘膜39，以覆盖整个表面。之后，通过公知的方法形成配线层等，制成非易失性半导体存储器(参照图15(a)、15(b))。
这样，通过在堆积非晶硅层之前氮化SiO₂层的表面，不仅可以实现第一实施方式中说明的电荷保持特性、可靠性的进一步改善，还可以期待擦除效率的改善。例如，图16(a)、16(b)中示出了SiO₂层表面的有无氮化导致的电荷保持特性的差异，图17示出了擦除特性的差异。在图16(a)、16(b)中，横轴表示电荷的保持时间，纵轴表示平带电压V_fb和初始的平带电压V_fbini的差。此外，在图17中，横轴表示擦除初始电场，纵轴表示平带电压。通过图16(a)、16(b)、图17可以得知，通过在堆积非晶硅层之前氮化SiO₂层的表面，可以改善(1)保持特性、以及(2)擦除特性。这是基于以下原因，(1)在SiO₂层的表面上形成悬挂键，形成在SiO₂层上的非晶硅层的平坦性提高，进而实现了绝缘性的提高，此外，通过在SiO₂层的表面上导入氮，抑制了SiO₂层的氮的扩散容易度，并且，抑制了在之后的非晶硅层的氮化时，氮化种穿透基底的SiO₂层而氮化Si衬底，其结果是，抑制了成为低电场漏电流的起源的界面态生成；(2)由于在SiO₂层中导入了氮，SiO₂层的空穴势垒变小，从衬底侧隧穿到电荷累积膜侧的空穴电流密度增加，电荷累积膜中的电子的擦除效率提高。
这样，通过在堆积非晶硅膜之前氮化SiO₂表面，可以实现高品质的由SiO₂/SiON/SiO₂构成的三层层叠结构。
此外，该硅氧氮化层23的层厚为1.5nm～2.5nm左右，氮浓度为20at.％～47at.％。即、硅氧氮化层23实质上含有10at.％～30at.％的氧，硅的第二接近原子的至少一个为氮。这是因为在非晶硅层中添加了氧。此外，在氮化非晶硅层时，氮微量地扩散在硅氧化层22中。因此，最多含有平均10at.％左右的氮。
此外，在本实施方式中，对硅氧化层22的表面实施了基氮化、或者等离子体氮化，但是，在能够抑制穿透硅氧化层22而氮化硅衬底的范围内，也可以不需要基氮化或者等离子体氮化，而使用NH₃、NO。
此外，在本实施方式中，使用了O₂作为在非晶硅层中添加氧时的气体，但是，只要是氧化性的气体即可，并不限定于O₂。也可以是NO、N₂O、O₃、O基、O等离子体。但是，这些的气体和O₂相比，氧化能力不同。因此，在使用这些气体时，需要调整氧添加条件，以使硅氧氮化层23中的氧浓度为大于等于10at.％且小于等于30at.％。
此外，在本实施方式中，使用了NH₃作为氮化非晶硅层时的气体，但是，只要是氮化性的气体即可，并不限定于NH₃，也可以是NO、N基、NH基、N₂基、N等离子体、NH等离子体、N₂等离子体。
此外，在本实施方式中，使用了HTO作为SiO₂层24的形成工序，但是，只要可以堆积SiO₂层24即可，并不限定于HTO，也可以是CVD、ALD。
如上述说明，通过本实施方式，可以获得这样的半导体装置，其具有难以生成缺陷的、高品质的隧道绝缘膜，并且，可以实现降低漏电流。
(第三实施方式)
参照图18(a)至图21(b)对本发明的第三实施方式的半导体装置进行说明。图18(a)、18(c)、18(e)、19(a)、19(c)、20(a)、20(c)、21(a)和图18(b)、18(d)、18(f)、19(b)、19(d)、20(b)、20(d)、21(b)表示分别彼此正交的工序截面图。
基于本实施方式的半导体装置是MONOS型的非易失性半导体存储器，包括呈矩阵状地排列的多个存储单元。如图21(a)、21(b)所示，各存储单元包括：在硅衬底1上分开形成的源极区域57a/漏极区域57b；形成在作为该源极区域57a和漏极区域57b之间的沟道的、硅衬底1的区域58上的隧道绝缘膜45；形成在该隧道绝缘膜45上且由存储电荷的绝缘体构成的电荷累积膜46；形成在该电荷累积膜46上的电极间绝缘膜50；以及形成在该电极间绝缘膜50上的控制栅电极51。
下面，对本实施方式的半导体装置的制造方法进行说明。本实施方式的制造方法是在第二实施方式的制造方法中，在形成了硅氧氮化层之后，形成成为该硅氧氮化层的上层的硅氧化层之前，还设置了对硅氧氮化层进行氧化的工序。
首先，如图18(a)所示，对掺杂了期望杂质的硅衬底1进行稀HF处理，利用氢对硅衬底1的表面进行终止化。之后，将该硅衬底1置于成膜装置的腔内。接着，在使腔内的气氛仅为在制造工序中不与硅发生反应或者不蚀刻硅的气体(例如，氮气)之后，使硅衬底1的温度上升至700℃，使氢从硅衬底1完全脱离。
接着，使腔内的气氛为例如分压30Torr的N₂、分压3Torr的O₂，使硅衬底的表面温度为1050℃并维持10秒。由此，如图18(b)所示，在硅衬底1上形成硅氧化层42a。接着，对硅氧化层42a的表面实施基氮化、或等离子体氮化，在硅氧化层42a的表面形成含氮层42b，并且，还将氮导入硅氧化层42a中，以使分布图的峰值浓度为小于等于10at.％(图18(c)、18(d))。即、与第二实施方式相同，形成由硅氧化层42a以及含氮层42b构成的两层结构的、添加了氮的硅氧化层42。通过该氮化工序，存储单元中的空穴的注入效率增大。此外，在表示该工序之后的制造工序的图中，将由硅氧化层42a以及含氮层42b构成的两层结构的硅氧化层42表示为单层的硅氧化层42。
接着，使用乙硅烷气体在硅氧化层42上堆积2nm的非晶硅层。此时的衬底的温度优选小于等于550℃。此外，堆积时的气氛中也可以含有氧、NO、N₂O。在这种情况下，如果气氛中含有NO、N₂O，则形成的非晶硅层中含有微量的氮。接着，将硅衬底1的温度设定为750℃，使腔内的气氛为例如分压30Torr的N₂以及分压3Torr的O₂，并维持10秒。由此，在非晶硅层中添加微量的氧，形成添加了氧的非晶硅层。此外，此时的氧化温度与第一实施方式相同，优选大于等于使氢从非晶硅层中脱离的700℃的温度。但是，不可以过高，优选小于等于800℃。而且，优选在升温过程中提供氧。此外，优选到达700℃～800℃的升温时间为小于等于10秒。理想的情况是，优选在提供氧的状态下，升温时间为小于等于10秒、氧化时间为小于等于10秒。之后，使腔内的气氛为例如分压30Torr的N₂、分压0.03Torr的NH₃，使硅衬底的表面为750℃并维持400秒。由此，非晶硅层被氮化，形成硅氧氮化层43(图18(e)、18(f))。通过本实施方式的制造方法制造的硅氧氮化层43与在第一实施方式中所说明的相同，都是缺陷少的高品质硅氧氮化层。
接着，将温度设定为800℃，使腔内的气氛为分压30Torr的N₂、分压0.03Torr的O₂，并维持100秒。由此，硅氧氮化层43中的Si-N-H被氧化，氢基减少，从而可以形成更加高品质且高可靠性的硅氧氮化层43。该工序在第一实施方式以及第二实施方式中没有实施。
接着，使硅衬底1的温度为大于等于750℃，使用HTO法，在硅氧氮化层43上堆积层厚2.5nm的硅氧化层44。由此，如图18(e)、18(f)所示，形成由硅氧化层42、硅氧氮化层43、以及硅氧化层44构成的隧道绝缘膜45。此外，在表示该工序之后的制造工序的图中，将由硅氧化层42、硅氧氮化层43、以及硅氧化层44构成的三层结构的隧道绝缘膜45表示为单层的隧道绝缘膜45。
接着，采用CVD法在隧道绝缘膜45上堆积成为电荷累积膜46的厚度6nm的氮化膜、例如Si₃N₄膜。接着，采用CVD法依次堆积用于元件分离加工的掩模材料47。然后，通过使用抗蚀剂掩模(未图示)的RIE法，依次对掩模材料47、氮化膜(电荷累积膜)46、以及隧道绝缘膜45进行蚀刻加工，并且对硅衬底1的露出区域进行蚀刻，如图19(a)、19(b)所示，形成深度100nm的元件分离槽48。
接着，在整个表面上堆积元件分离用的硅氧化膜49，并完全埋入元件分离槽48。之后，通过CMP法去除表面部分的硅氧化膜49，使表面平坦化。此时，露出掩模材料47(参照图19(c)、19(d))。
接着，在选择性地蚀刻去除露出的掩模材料47之后，利用稀氢氟酸溶液蚀刻去除硅氧化膜49的露出的表面。之后，采用ALD法在整个表面上堆积成为电极间绝缘膜的厚度15nm的氧化铝层50a。此时，利用采用ALD法成膜时的氧化剂，在氧化铝层50a与氮化膜(电荷累积膜)46之间的界面上，形成极薄的硅氧化层50b，以形成由氧化铝层50a/硅氧化层50b构成的两层结构的厚度16nm的电极间绝缘膜50(参照图20(a)、20(b))。
接着，与第一实施方式相同，在电极间绝缘膜50上形成作为控制栅电极的、厚度100nm的导电膜51，并且通过CVD法堆积RIE用的掩模材料52，其中，该导电膜51是由多晶硅层以及钨硅化物层构成的两层结构。之后，通过使用了抗蚀剂掩模(未图示)的RIE法依次对掩模材料52、导电膜51、电极间绝缘膜50、电荷累积膜46、隧道绝缘膜55进行蚀刻加工，制成层叠结构的栅。由此，确定层叠结构的栅的形状，在该层叠结构的栅的侧部，形成沿着字线方向(控制栅电极51的延伸方向)的槽54(参照图20(c)、20(d))。
接着，如图21(a)、21(b)所示，通过热氧化法在层叠结构的栅的侧面以及上表面上形成硅氧化膜56，之后，采用离子注入法形成源极区域57a/漏极区域57b。源极区域57a与漏极区域57b之间的硅衬底1的区域成为沟道区域58。此外，还通过CVD法形成层间绝缘膜59，以覆盖整个表面。之后，用公知的方法形成配线层等来制成非易失性半导体存储器(参照图21(a)、21(b))。
这样，通过在氮化非晶硅层之后在氧化性气氛中对其进行热处理，可以期待进一步改善第一实施方式中所说明的可靠性。例如，图22示出了氮化后的氧化性气氛中的热处理的有无所导致的SILC特性、即可靠性的差异。根据图22可以得知，通过在氮化非晶硅层之后在氧化性气氛中进行热处理，可以降低SILC。这是因为硅氧氮化层43中的Si-N-H被氧化，氢基减少。
这样，通过氮化非晶硅层之后在氧化性气氛中进行热处理，可以实现由SiO₂/SiON/SiO₂构成的高品质的层叠结构。
此外，该硅氧氮化层43为层厚是1.5nm～2.5nm左右，氮浓度是20at.％～47at.％。即、硅氧氮化层43实质上含有10at.％～30at.％的氧，硅的第二接近原子的至少一个为氮。这是因为在非晶硅层中添加了氧。此外，在氮化非晶硅层时，氮微量地扩散在硅氧化层42中。因此，最多含有平均10at.％左右的氮。
此外，在本实施方式中，对硅氧化层42的表面实施了基氮化、或者等离子体氮化，但是，在能够抑制穿透硅氧化层42而氮化硅衬底的范围内，也可以不需要基氮化或者等离子体氮化，而使用NH₃、NO。
此外，在本实施方式中，使用了O₂作为在非晶硅层中添加氧时的气体，但是，只要是氧化性的气体即可，并不限定于O₂，也可以是NO、N₂O、O₃、O基、O等离子体。但是，这些的气体和O₂相比氧化能力不同。因此，在使用这些气体时，需要调整氧添加条件，以使硅氧氮化层43中的氧浓度为大于等于10at.％且小于等于30at.％。
此外，在本实施方式中，使用了NH₃作为氮化非晶硅层时的气体，但是，只要是氮化性的气体即可，并不限定于NH₃，也可以是NO、N基、NH基、N₂基、N等离子体、NH等离子体、N₂等离子体。
此外，在本实施方式中，使用了HTO作为最后的SiO₂膜的形成工序，但是，只要可以堆积SiO₂膜即可，并不限定于HTO，也可以是CVD、ALD。
如上述说明，通过本实施方式，可以获得这样的半导体装置，其具有难以生成缺陷的、高品质的隧道绝缘膜，并且，可以实现降低漏电流。
(第四实施方式)
参照图23(a)至图26(b)对本发明的第四实施方式的半导体装置进行说明。图23(a)、23(c)、23(e)、24(a)、24(c)、25(a)、25(c)、26(a)和图23(b)、23(d)、23(f)、24(b)、24(d)、25(b)、25(d)、26(b)表示分别彼此正交的工序截面图。
基于本实施方式的半导体装置是MONOS型的非易失性半导体存储器，包括呈矩阵状地排列的多个存储单元。如图26(a)、26(b)所示，各存储单元包括：在硅衬底1上分开形成的源极区域77a/漏极区域77b；形成在该源极区域77a和漏极区域77b之间的、成为沟道的、硅衬底1的区域78上的隧道绝缘膜65；形成在该隧道绝缘膜65上且由存储电荷的绝缘体构成的电荷累积膜66；形成在该电荷累积膜66上的电极间绝缘膜70；以及形成在该电极间绝缘膜70上的控制栅电极71。
下面，对本实施方式的半导体装置的制造方法进行说明。本实施方式的制造方法是在第三实施方式的制造方法中，在刚刚形成了成为硅氧氮化层的上层的硅氧化层之后，紧接着还设置了氧化隧道绝缘膜的工序，该隧道绝缘膜由硅氧化层、硅氧氮化层以及硅氧化层构成。
首先，如图23(a)、23(b)所示，对掺杂了期望的杂质的硅衬底1进行稀HF处理，利用氢对硅衬底1的表面进行终止化。之后，将该硅衬底1置于成膜装置的腔内。接着，在使腔内的气氛仅为在制造工序中不与硅反应或者不蚀刻硅的气体(例如，氮气气体)之后，使硅衬底的温度上升至700℃，使氢从硅衬底完全脱离。
接着，使腔内的气氛为例如分压30Torr的N₂、分压3Torr的O₂，使硅衬底1的表面温度为1050℃并维持10秒。由此，如图23(a)、23(b)所示，在硅衬底1上形成硅氧化层62a。接着，对硅氧化层62a的表面实施基氮化、或等离子体氮化，在硅氧化层62a的表面形成含氮层62b，并且，还将氮导入硅氧化层62a中，以使分布图的峰值浓度为小于等于10at.％(图23(c)、23(d))。即、与第二实施方式相同，形成由硅氧化层62a以及含氮层62b构成的两层结构的、添加了氮的硅氧化层62。通过该氮化工序，存储单元中的空穴的注入效率增大。此外，在表示该工序之后的制造工序的图中，将由硅氧化层62a以及含氮层62b构成的两层结构的硅氧化层62表示为单层的硅氧化层62。
接着，使用乙硅烷气体在硅氧化层62上堆积2nm的非晶硅层。此时的衬底的温度优选小于等于550℃。此外，堆积时的气氛中也可以包含氧、NO、N₂O。在这种情况下，如果气氛中含有NO、N₂O，则形成的非晶硅层中含有微量的氮。
接着，将硅衬底1的温度设定为750℃，使腔内的气氛为例如分压30Torr的N₂以及分压3Torr的O₂，并维持10秒。由此，在非晶硅层中添加微量的氧，形成添加了氧的非晶硅层。此外，此时的氧化温度与第一实施方式相同，优选大于等于使氢从非晶硅层中脱离的700℃的温度。但是，不可以过高，优选小于等于800℃。而且，优选在升温过程中提供氧。此外，与第一实施方式相同，优选到达700℃～800℃的升温时间为小于等于10秒。理想的情况是，优选在提供氧的状态下，升温时间为小于等于10秒、氧化时间为小于等于10秒。之后，使腔内的气氛为例如分压30Torr的N₂、分压0.03Torr的NH₃，使硅衬底1的表面为750℃并维持400秒。由此，非晶硅层被氮化，形成硅氧氮化层63(图23(e)、23(f))。通过本实施方式的制造方法制造的硅氧氮化层63与在第一实施方式中所说明的相同，都是缺陷少的高品质硅氧氮化层。
接着，将硅衬底1的温度设定为800℃，使腔内的气氛为分压30Torr的N₂、分压0.03Torr的O₂，并维持100秒。由此，硅氧氮化层63中的Si-N-H被氧化，氢基减少，可以形成更高品质且高可靠性的硅氧氮化层63。
接着，使温度为大于等于750℃，使用HTO法，在硅氧氮化层63上堆积层厚2.5nm的硅氧化层64。由此，如图23(e)、23(f)所示，形成由硅氧化层62、硅氧氮化层63、以及硅氧化层64构成的隧道绝缘膜65。接着，将硅衬底1的温度设定为950℃，使腔内的气氛为分压760Torr的N₂、分压3Torr的O₂，并维持一个小时。由此，隧道绝缘膜65中含有的很少的氢基被氧化，此外，膜中所包含的缺陷被氧终止，从而可以形成更加高品质且高可靠性的隧道绝缘膜65。此外，在表示该工序之后的制造工序的图中，将由硅氧化层62、硅氧氮化层63、以及硅氧化层64构成的三层结构的隧道绝缘膜65表示为单层的隧道绝缘膜65。
接着，采用CVD法在隧道绝缘膜65上堆积成为电荷累积膜的厚度6nm的氮化膜66、例如Si₃N₄膜。之后，采用CVD法堆积用于元件分离加工的掩模材料67。接着，通过使用抗蚀剂掩模(未图示)的RIE法，依次对掩模材料67、氮化膜(电荷累积膜)66、以及隧道绝缘膜65进行蚀刻加工，并且对硅衬底1的露出区域进行蚀刻，如图24(a)、24(b)所示，形成深度100nm的元件分离槽68。
接着，在整个表面上堆积元件分离用的硅氧化膜69，并完全埋入元件分离槽68。之后，通过CMP法去除表面部分的硅氧化膜69，使表面平坦化。此时，露出掩模材料67(参照图24(c)、24(d))。
接着，在选择性地蚀刻去除露出的掩模材料67之后，通过稀氢氟酸溶液蚀刻去除硅氧化膜69的露出的表面。之后，采用ALD法在整个表面上堆积成为电极间绝缘膜的厚度15nm的氧化铝层70a。此时，利用采用ALD法成膜时的氧化剂，在氧化铝层70a与氮化膜66之间的界面上，形成极薄的硅氧化层70b，形成由硅氧化层70b以及氧化铝层70a构成的两层结构的厚度16nm的电极间绝缘膜70(参照图25(a)、25(b))。
接着，与第一实施方式同样，在电极间绝缘膜70上形成作为控制栅电极的、厚度100nm的导电膜71，并且通过CVD法堆积RIE用的掩模材料72，其中，该导电膜71是由多晶硅层以及钨硅化物层构成的两层结构。之后，通过使用抗蚀剂掩模(未图示)的RIE法依次对掩模材料72、导电膜71、电极间绝缘膜70、电荷累积膜66、隧道绝缘膜65进行蚀刻加工，制成层叠结构的栅。由此，确定层叠结构的栅的形状，在该层叠结构的栅的侧部，形成沿着字线方向(控制栅电极71的延伸方向)的槽73(参照图25(c)、25(d))。
接着，如图26(a)、26(b)所示，通过热氧化法在层叠结构的栅的侧面以及上表面上形成硅氧化膜74，之后，采用离子注入法形成源极区域77a/漏极区域77b。该源极区域77a和漏极区域77b之间的硅衬底1的区域成为沟道区域78。此外，还通过CVD法形成层间绝缘膜79，以覆盖整个表面(参照图26(a)、26(b))。之后，通过公知的方法形成配线层等，制成非易失性半导体存储器。
这样，通过在采用HTO堆积氧化层之后在氧化性气氛中进行热处理，可以期待进一步改善第一实施方式以及第三实施方式中所说明的可靠性。但是，并不是说只要进行热处理就可以了。为了实现良好的特性，在氧化性气氛下的热处理条件非常重要。
参照图27(a)、27(b)，对氧化性气氛下的热处理条件与可靠性的关系进行说明。在图27(a)、27(b)中，图27(a)示出改变氧分压、氧化时间时的SILC特性，具体的是以0.01C/cm²进行注入的前后流过10^-7A/cm²的漏电流时的电场的氧化时间相关性，图27(b)示出了以0.01C/cm²进行注入时的电场。在氧化温度是950℃的情况下进行氧化。根据图27(a)可以得知，在N₂气氛中没有见到改善，但是，通过进行在氧化性气氛中的热处理，在没有进行热处理时为1MV/cm的电场被改善为5.5MV/cm左右。可以得知，与压力无关，通过在950℃的温度下氧化大于等于10分钟，可以大幅改善SILC特性。通过该结果可以得知，在氧化性气氛中进行大于等于10分钟的热处理，对于改善可靠性非常重要。此外，可以预料氧化温度大于等于900℃至950℃的范围内具有同样的效果。
但是，尽管氧化可以改善可靠性，但在实现高注入效率这一点上并不优选过度氧化。图28示出了氧化时间与注入0.01A/cm²的电子所需要的施加电场的关系。可以得知通过氧化大于等于一个小时来使施加电场增大。此外，氧分压过高也导致注入电场增大。这是因为氧化导致氧化层中的氮浓度降低，电子的注入效率降低。因此，可以说在大于等于10分钟且小于等于一个小时的范围内进行氧化是能够维持高注入效率，并且改善可靠性的条件。
这样，通过以HTO堆积氧化层之后，在最合适的氧化性气氛中进行热处理，可以实现高品质的SiO₂/SiON/SiO₂层叠结构。
此外，该硅氧氮化层63的层厚是1.5nm～2.5nm左右，氮浓度是20at.％～47at.％。即、硅氧氮化层63实质上含有10at.％～30at.％的氧，硅的第二接近原子的至少一个为氮。这是因为在非晶硅层中添加了氧。此外，在氮化非晶硅层时，氮微量地扩散在硅氧化层62中。因此，最多含有平均10at.％左右的氮。
此外，在本实施方式中，对硅氧化层的表面实施了基氮化、或者等离子体氮化，但是，在抑制穿透硅氧化层而进行氮化的范围内，也可以不需要基氮化或者等离子体氮化，而使用NH₃、NO。
此外，在本实施方式中，使用了O₂作为在非晶硅层中添加氧时的气体，但是，只要是氧化性的气体即可，并不限定于O₂。也可以是NO、N₂O、O₃、O基、O等离子体。但是，这些气体与O₂相比，氧化能力不同。因此，在使用这些气体时，需要调整氧添加条件，以使硅氧氮化层中的氧浓度为大于等于10at.％且小于等于30at.％。
此外，在本实施方式中，使用了NH₃作为氮化非晶硅层时的气体，但是，只要是氮化性的气体即可，并不限定于NH₃，也可以是NO、N基、NH基、N₂基、N等离子体、NH等离子体、N₂等离子体。
此外，在本实施方式中，使用了HTO作为SiO₂层64的形成工序，但是，只要可以堆积SiO₂层64即可，并不限定于HTO，也可以是CVD、ALD。
此外，在本实施方式中，在通过HTO堆积氧化层之后在氧化性气氛中进行热处理。这具有大幅降低SiO₂/SiON/SiO₂层叠结构中的氢的效果。因此，只要是通过HTO堆积氧化层64之后在氧化性气氛中进行热处理，对于非晶硅的氧的添加温度、非晶硅的氮化温度不高也可以，只要分别大于等于400℃即可。
如上述说明，通过本实施方式，可以获得这样的半导体装置，其具有难以生成缺陷的、高品质的隧道绝缘膜，并且，可以实现降低漏电流。
(第五实施方式)
参照图29(a)至图32(b)对本发明的第五实施方式的半导体装置进行说明。图29(a)、29(c)、29(e)、30(a)、30(c)、31(a)、31(c)、32(a)和图29(b)、29(d)、29(f)、30(b)、30(d)、31(b)、31(d)、32(b)表示分别彼此正交的工序截面图。
本实施方式的半导体装置是MONOS型的非易失性半导体存储器，包括呈矩阵状地排列的多个存储单元。如图32(a)、32(b)所示，各存储单元包括：在硅衬底1上分开形成的源极区域97a/漏极区域97b；形成在该源极区域97a与漏极区域97b之间的成为沟道的硅衬底1的区域98上的隧道绝缘膜85；形成在该隧道绝缘膜85上且由存储电荷的绝缘体构成的电荷累积膜86；以及形成在该电荷累积膜86上的电极间绝缘膜90；以及形成在该电极间绝缘膜90上的控制栅电极91。
下面，对本实施方式的半导体装置的制造方法进行说明。本实施方式的制造方法是在第四实施方式的制造方法中，在形成了成为硅氧氮化层的基底的硅氧化层之后，在氮化表面之前，还设置了在硅氧化层中导入Ge的工序。
首先，如图29(a)、29(b)所示，对掺杂了期望的杂质的硅衬底1进行稀HF处理，利用氢对硅衬底1的表面进行终止化。之后，将该硅衬底1置于成膜装置的腔内。接着，在使腔内的气氛仅为在制造工序中不与硅发生反应或者不蚀刻硅的气体(例如，氮气)之后，使硅衬底1的温度上升至700℃，使氢从硅衬底1完全脱离。
接着，使腔内的气氛为例如分压30Torr的N₂、分压3Torr的O₂，使硅衬底1的表面温度为1050℃并维持10秒。由此，如图29(c)、29(d)所示，在硅衬底1上形成硅氧化层。接着，利用注入或热处理等方法使Ge在该硅氧化层中扩散，形成硅氧化层82a，其中，在该硅氧化层中具有包括1×10¹³cm^-2左右的峰值的Ge的分布。之后，使腔内的气氛为例如分压3Torr的O₂，使硅衬底1的表面温度为750℃并维持10秒。由此，对硅氧化层82a中的Ge进行氧化，在硅氧化层82a中，形成在从SiO₂的导带至0.7eV左右的下方具有能级的Ge能级。接着，对硅氧化层82a的表面进行基氮化或等离子体氮化，在硅氧化层82a的表面形成含氮层82b，并且，还在硅氧化层82a中导入小于等于10at.％的氮。通过该氮化工序，存储单元中的空穴的注入效率增大。此外，在表示该工序之后的制造工序的图中，将由硅氧化层82a以及含氮层82b构成的两层结构的硅氧化层82表示为单层的硅氧化层82。
接着，使用乙硅烷气体在硅氧化层82上堆积2nm的非晶硅层。此时的硅衬底1的温度优选小于等于550℃。接着，将硅衬底1的温度设定为750℃，使腔内的气氛为例如分压30Torr的N₂以及分压3Torr的O₂，并维持10秒。由此，在非晶硅层中添加微量的氧，形成添加氧的非晶硅层。此外，此时的氧化温度优选大于等于使氢从非晶硅层中脱离的700℃的温度。但是，不可以过高，优选小于等于800℃。而且，优选在升温过程中提供氧。此外，优选到达700℃～800℃的升温时间为小于等于10秒。理想的情况是，优选在提供氧的状态下，升温时间为小于等于10秒、氧化时间为小于等于10秒。之后，使腔内的气氛为例如分压30Torr的N₂、分压0.03Torr的NH₃，使硅衬底1的表面为750℃并维持400秒。由此，非晶硅层被氮化，形成硅氧氮化层83(图29(e)、29(f))。接着，将温度设定为800℃，使腔内的气氛为分压30Torr的N₂、分压0.03Torr的O₂，并维持100秒。由此，硅氧氮化层83中的Si-N-H被氧化，氢基降低，可以形成更加高品质且高可靠性的硅氧氮化层83。
接着，使温度大于等于750℃，使用HTO法堆积2.5nm的硅氧化层84。由此，如图29(e)、29(f)所示，形成由硅氧化层82、硅氧氮化层83、以及硅氧化层84构成的隧道绝缘膜85。接着，将硅衬底的温度设定为950℃，使腔内的气氛为分压760Torr的N₂、分压3Torr的O₂，并维持一个小时。由此，隧道绝缘膜85中含有的很少的氢基被氧化，此外，隧道绝缘膜85中所包含的缺陷被氧终止，从而可以形成更加高品质且高可靠性的隧道绝缘膜85。
接着，采用CVD法在隧道绝缘膜85上堆积成为电荷累积膜的厚度6nm的氮化膜86，采用CVD法依次堆积用于元件分离加工的掩模材料87。接着，通过使用抗蚀剂掩模(未图示)的RIE法，依次对掩模材料87、氮化膜(电荷累积膜)86、以及隧道绝缘膜85进行蚀刻加工，并且对硅衬底1的露出区域进行蚀刻，如图30(a)、30(b)所示，形成深度100nm的元件分离槽88。
接着，在整个表面上堆积元件分离用的硅氧化膜89，并将元件分离槽88完全埋住。之后，通过CMP法去除表面部分的硅氧化膜89，使表面平坦化。此时，露出掩模材料87(参照图30(c)、30(d))。
接着，在选择性地蚀刻去除露出的掩模材料87之后，利用稀氢氟酸溶液蚀刻去除硅氧化膜89的露出的表面。之后，采用ALD法在整个表面上堆积成为电极间绝缘膜的厚度15nm的氧化铝层90a。此时，利用采用ALD法成膜时的氧化剂，在氧化铝层90a与电荷累积膜86之间的界面上，形成极薄的硅氧化层90b，形成由氧化铝层90a/硅氧化层90b构成的两层结构的厚度16nm的电极间绝缘膜90(参照图31(a)、31(b))。
接着，与第一实施方式相同，形成成为控制栅电极的厚度100nm的导电层91，进而通过CVD法堆积RIE用的掩模材料92，其中，该导电层91是由多晶硅层以及钨硅化物层构成的两层结构。之后，通过使用了抗蚀剂掩模(未图示)的RIE法依次对掩模材料92、导电层91、电极间绝缘膜90、电荷累积膜86、隧道绝缘膜85进行蚀刻加工，制成层叠结构的栅。由此，确定层叠结构的栅的形状，在该层叠结构的栅的侧部，形成沿着字线方向的槽94(参照图31(c)、31(d))。
接着，如图32(a)、32(b)所示，通过热氧化法在层叠结构的栅的侧面以及上表面上形成硅氧化膜96，之后，采用离子注入法形成源极区域97a/漏极区域97b。该源极区域97a和漏极区域97b之间的硅衬底1的区域成为沟道区域98。此外，还通过CVD法形成层间绝缘膜99，以覆盖整个表面(参照图32(a)、32(b))。之后，通过公知的方法形成配线层等，制成非易失性半导体存储器。
参照图33、图34，对在硅氧化层82中添加Ge的效果进行说明。图33示出了在添加和未添加Ge时、流过0.1A/cm²的漏电流所需的施加电场的变化。可以得知通过添加Ge，施加电场降低了大于等于1MV/cm。这是因为如图34所示，通过施加电场，SiO₂层82中的Ge能级的能级成为低于衬底侧的费米能级，电子隧穿概率提高。这样，通过在硅氧化层82中添加Ge，可以实现电子的注入效率优良且高品质的层叠结构的隧道绝缘膜，该层叠结构由SiO₂/SiON/SiO₂构成。
此外，该硅氧氮化层83的层厚是1.5nm～2.5nm左右，氮浓度是20at.％～47at.％。即、硅氧氮化层83实质上含有10at.％～30at.％的氧，硅的第二接近原子的至少一个为氮。这是因为在非晶硅层中添加了氧。此外，在氮化非晶硅层时，氮微量地扩散在硅氧化层82中。因此，最多含有平均10at.％左右的氮。
此外，在本实施方式中，对硅氧化层的表面实施了基氮化、或者等离子体氮化，但是，在抑制穿透硅氧化层而氮化硅衬底的范围内，也可以不需要基氮化或者等离子体氮化，而使用NH₃、NO。
此外，在本实施方式中，使用了O₂作为在非晶硅层中添加氧时的气体，但是，只要是氧化性的气体即可，并不限定于O₂。也可以是NO、N₂O、O₃、O基、O等离子体。但是，这些的气体与O₂相比，氧化能力不同。因此，在使用这些气体时，需要调整氧添加条件，以使硅氧氮化层83中的氧浓度为大于等于10at.％且小于等于30at.％。
此外，在本实施方式中，使用了NH₃作为氮化非晶硅层时的气体，但是，只要是氮化性的气体即可，并不限定于NH₃，也可以是NO、N基、NH基、N₂基、N等离子体、NH等离子体、N₂等离子体。
此外，在本实施方式中，采用了HTO作为最后的硅氧化层84的形成工序，但是，只要可以堆积硅氧化层84即可，并不限定于HTO，也可以是CVD、ALD。
此外，在本实施方式中，在HTO堆积之后在氧化性气氛中进行热处理。这具有大幅降低由SiO₂/SiON/SiO₂构成的层叠结构中的氢的效果。因此，只要是在HTO堆积之后在氧化性气氛中进行热处理，向非晶硅层添加氧的添加温度、非晶硅层的氮化温度不高也可以，只要分别大于等于400℃即可。
如以上说明，根据本实施方式，可以获得这样的半导体装置，其具有难以生成缺陷的、高品质的隧道绝缘膜，并且，可以降低漏电流。
在上述第一至第五实施方式中，非晶硅层的膜厚优选比2.5nm薄。这是因为有以下两个不良影响。如果非晶硅层的层厚为大于等于2.5nm，则(1)在之后的氮化处理时，不能完全氮化非晶硅，膜中未与氮完全键合的Si作为缺陷而残留，从而使作为绝缘膜的特性变差。(2)在之后的氧化工序中，作为缺陷的Si容易被氧化，因此，氧氮化层中的氧浓度上升，从而使作为由SiO₂/SiON/SiO₂构成的层叠结构的绝缘膜的一个特征、即高注入效率变差。
图35示出了以下情况下的C-V特性，即、准备多个样品，该多个样品是在硅衬底上形成SiO₂层，在该SiO₂层上以改变层厚的方式堆积非晶硅层而制成的，并且在750℃的条件下，对各个样品添加氧持续10秒之后，进行足以使氮穿透SiO₂层为止的充分时间的氮化。在非晶硅层的层厚是2.5nm的情况下，由于SiO₂层与硅衬底之间的界面被氮化，发生了界面态，但是，在C-V特性中并没有发现滞后。即、这表示层厚2.5nm的非晶硅层是在缺陷极少的状态下被氮化的。
另一方面，在非晶硅层的层厚是3.5nm的情况下，不仅发生了界面态，在C-V特性中还发生了很大的滞后。发现滞后则表示在氮化层中局部存在Si结构(在氮化层的带隙(band gap)内存在局部的Si的带隙)，其作为电荷累积源进行工作。即、意味着如果使非晶硅层的层厚比2.5nm厚，则非晶硅层没有完全氮化，氮扩散到了基底层一侧。
因此，如本发明的各实施方式所示，优选非晶硅层的膜厚比2.5nm薄。
其次，在本发明的各实施方式中，在SiO₂/SiON/SiO₂的层叠结构的隧道绝缘膜中，氮具有以下的分布特征。如图36所示，从SiO₂/SiON/SiO₂的层叠结构的表面小于等于5nm的区域中氮浓度大于等于20at.％的区域的物理膜厚为大于等于1nm，并且是连续存在，在最下层的SiO₂层中，存在下界面与上界面之间的浓度是小于等于10at.％的氮的分布。此外，优选作为最下层的SiO₂层中的氮浓度为小于等于10at.％。这是因为如图37所示，如果氮浓度增加，则低中电场侧的漏电流增加。
此外，在上述第一至第五实施方式中，半导体装置是非易失性半导体存储器，但是，由硅氧化层/硅氧氮化层/硅氧化层构成的三层层叠结构的隧道绝缘膜也可以用作MOS晶体管的栅绝缘膜。此外，上述隧道绝缘膜可以用作第一至第五实施方式的电极间绝缘膜。在这些情况下，在形成作为硅氧氮化层的非晶硅层时成为基底层的绝缘层，可以使用由高k材料(例如、Hf、La、或者它们的硅化盐)构成的层来取代硅氧化层。
如以上说明，根据本发明的各实施方式，可以提供一种半导体装置及其制造方法，该半导体装置具有难以生成缺陷的、高品质的绝缘膜，并且能够降低漏电流。