封装结构及其封装基板.pdf

上传人:000****221 文档编号:1107079 上传时间:2018-03-31 格式:PDF 页数:10 大小:444.39KB
返回 下载 相关 举报
摘要
申请专利号:

CN200910252157.2

申请日:

2009.12.07

公开号:

CN102044519A

公开日:

2011.05.04

当前法律状态:

撤回

有效性:

无权

法律详情:

发明专利申请公布后的视为撤回IPC(主分类):H01L 23/498申请公布日:20110504|||实质审查的生效IPC(主分类):H01L 23/498申请日:20091207|||公开

IPC分类号:

H01L23/498; H01L33/62(2010.01)I

主分类号:

H01L23/498

申请人:

尚安品有限公司

发明人:

陈宏男

地址:

中国台湾高雄县凤山市诚义里诚和路75号1楼

优先权:

2009.10.09 CN 200910178140.7

专利代理机构:

北京泛诚知识产权代理有限公司 11298

代理人:

文琦;陈波

PDF下载: PDF下载
内容摘要

一种封装结构包括一封装基板及一电子元件。封装基板包括一基板本体、一线路层及一金属复合层。线路层设置在基板本体上,金属复合层设置在线路层上,金属复合层由内而外依序具有一镍层、一银层及一金层。电子元件设置在金属复合层。除可避免银层氧化所造成的外观瑕疵外,还可有效地利用金层与金线结合性及焊锡性较佳的优点,以提升产品的可靠性。

权利要求书

1: 一种封装基板, 其特征在于, 包括 : 一基板本体 ; 一线路层, 设置在所述基板本体上 ; 以及 一金属复合层, 设置在所述线路层上, 所述金属复合层由内而外依序具有一镍层、 一银 层及一金层。
2: 根据权利要求 1 所述的封装基板, 其特征在于, 所述基板本体的材质包括树脂、 玻璃 纤维、 陶瓷、 金属、 石墨、 奈米碳管或玻璃, 及其组合。
3: 根据权利要求 1 所述的封装基板, 其特征在于, 所述银层的厚度介在 1μm 至 5μm 之 间。
4: 根据权利要求 1 所述的封装基板, 其特征在于, 所述金层的厚度介在 0.01μm 至 0.3μm 之间。
5: 根据权利要求 1 所述的封装基板, 其特征在于, 所述金层的厚度小于所述银层厚度 的 30%。
6: 根据权利要求 1 所述的封装基板, 其特征在于, 还包括 : 一防焊层, 设置在所述基板本体上、 所述线路层上或所述金属复合层上。
7: 一种封装结构, 其特征在于, 包括 : 一封装基板, 包括 : 一基板本体, 一线路层, 设置在所述基板本体上, 及 一金属复合层, 设置在所述线路层上, 所述金属复合层由内而外依序具有一镍层、 一银 层及一金层 ; 以及 一电子元件, 设置在所述金属复合层。
8: 根据权利要求 7 所述的封装结构, 其特征在于, 所述基板本体的材质包括树脂、 玻璃 纤维、 陶瓷、 金属、 石墨、 奈米碳管或玻璃, 及其组合。
9: 根据权利要求 7 所述的封装结构, 其特征在于, 所述银层的厚度介在 1μm 至 5μm 之 间。
10: 根据权利要求 7 所述的封装结构, 其特征在于, 所述金层的厚度介在 0.01μm 至 0.3μm 之间。
11: 根据权利要求 7 所述的封装结构, 其特征在于, 所述金层的厚度小于所述银层厚度 的 30%。
12: 根据权利要求 7 所述的封装结构, 其特征在于, 所述封装基板还包括 : 一防焊层, 设置在所述基板本体上、 所述线路层上或所述金属复合层上。
13: 根据权利要求 7 所述的封装结构, 其特征在于, 所述电子元件是一发光二极管晶 粒、 或一集成电路芯片或一半导体元件。
14: 根据权利要求 7 所述的封装结构, 其特征在于, 还包括 : 另一个电子元件, 表面贴合 在所述金属复合层。
15: 根据权利要求 7 所述的封装结构, 其特征在于, 所述封装基板还包括 : 一导电层, 其硬度大于 60HV, 且所述封装结构封装完成后所述导电层外露在所述封装 结构。 2
16: 根据权利要求 7 所述的封装结构, 其特征在于, 所述封装基板还包括 : 一导电层, 其中所述导电层具有铜层、 镍层、 银层、 金层或其组合。

说明书


封装结构及其封装基板

    技术领域 本发明关于一种封装结构及其封装基板, 尤其涉及一种电子元件的封装基板, 该 电子元件可以是二极管晶粒, 集成电路芯片或半导体元件。
     背景技术 在各种电子元件中, 例如发光二极管晶粒, 多会利用一封装基板来作为承载之用, 并通过封装基板上的线路层来使电子元件与外界电路产生电性连接。
     在公知的封装基板中, 通常在线路层上会利用例如镍层 \ 金层 (Ni\Au) 或镍层 \ 银层 (Ni\Ag) 等材料进行最终金属 (metal finish) 表面处理, 以避免线路层接触空气过 久而氧化。
     然而, 在公知技术中, 若利用镍层 \ 金层来作最终金属表面处理, 则会因为金层而 造成材料成本提高。但, 若利用镍层 \ 银层来作最终金属表面处理, 则会因为银层易与空气 氧化变黑, 而造成外观上的瑕疵并导致封装的不良。
     再者, 在公知技术中, 也有利用防止氧化的有机抗氧化层覆盖在银层表面防止其 氧化或受污染, 但所述有机抗氧化层寿命极短, 且会妨碍封装打线时金线与银层的结合性, 导致封装良率降低。
     发明内容
     本发明的目的为提供一种能降低材料成本, 并能避免表面金属氧化的封装结构及 其封装基板。
     本发明可采用以下技术方案来实现的。
     本发明的一种封装基板包括一基板本体、 一线路层及一金属复合层。线路层设置 在基板本体上, 金属复合层设置在线路层上, 金属复合层由内而外依序具有一镍层、 一银层 及一金层。
     本发明的一种封装结构包括一封装基板及一电子元件。封装基板包括一基板本 体、 一线路层及一金属复合层。线路层设置在基板本体上, 金属复合层设置在线路层上, 金 属复合层由内而外依序具有一镍层、 一银层及一金层。电子元件设置在金属复合层。
     在本发明一实施例中, 镍层的厚度介在 1μm 至 15μm 之间, 银层的厚度介在 1μm 至 5μm 之间, 金层的厚度介在 0.01μm 至 0.3μm 之间。
     在本发明一实施例中, 金层的厚度小于银层厚度的 30%。
     在本发明一实施例中, 电子元件是发光二极管晶粒、 集成电路芯片或半导体元件。
     借由上述技术方案, 本发明的封装结构及其封装基板至少具有下列优点 :
     承上所述, 依据本发明的封装结构的封装基板具有一金属复合层, 而金属复合层 由内而外依序具有一镍层、 一银层及一金层。因此, 与利用镍层 \ 金层来作最终金属表面处 理的公知技术相比, 本发明的封装基板减少了金层的厚度, 不但可有效地降低材料成本, 且 仍具有避免线路层氧化的功能。若与利用镍层 \ 银层来作最终金属表面处理的公知技术相比, 本发明的封装基板利用金层覆盖在银层上, 借此除可避免银层氧化所造成的外观瑕疵 外, 还可有效地利用金层与金线结合性及焊锡性较佳的优点, 以提升产品的可靠性。 附图说明
     图 1A 为本发明优选实施例的封装基板的部分俯视图,
     图 1B 为沿图 1A 中 A-A 直线封装基板的剖面图 ;
     图 2 为本发明优选实施例的封装结构的剖面图 ; 以及
     图 3 为本发明优选实施例的封装结构另一个态样的剖面图。
     主要元件符号说明 :
     1、 1a : 封装基板
     11 : 基板本体
     12 : 线路层
     13 : 金属复合层
     131 : 镍层
     132 : 银层
     133 : 金层
     14 : 防焊层
     15 : 导电层
     16 : 封装层
     2、 2a : 封装结构
     3、 3a : 电子元件
     D: 间隔
     G: 孔洞
     B: 凸块 具体实施方式
     以下将参照相关图式, 说明依本发明优选实施例的封装结构及其封装基板, 其中 相同的元件将以相同的符号加以说明。
     请参照图 1A 及图 1B 所示, 其中图 1A 为本发明优选实施例的封装基板 1 的部分俯 视图, 图 1B 为封装基板 1 沿图 1A 中 A-A 直线的剖面图。需注意的是, 在图 1B 中, 为能清楚 说明, 基板本体 11、 线路层 12 及金属复合层 13 的比例是非实际比例。
     本实施例的封装基板 1 可应用在发光二极管封装结构、 集成电路封装结构或其它 电子元件的封装结构中。封装基板 1 包括一基板本体 11、 一线路层 12 及一金属复合层 13。
     基板本体 11 的材质包括树脂、 玻璃纤维、 陶瓷、 金属、 石墨、 奈米碳管、 玻璃或其组 合。其中, 基板本体 11 的形状及厚度非限制性, 若作为封装结构的封装基板 1, 则封装基板 1 的厚度约为 0.1mm ~ 0.2mm。本实施例中, 基板本体 11 是以绝缘的材质为例。
     线路层 12 设置在基板本体 11 上, 线路层 12 的材质例如为铜或铜合金等导电性的 材质, 以作为电性传导。另外, 线路层 12 是图案化线路层, 而对应不同的需求, 可利用蚀刻 方式制作不同的线路图案。换言之, 如图 1B 中线路层 12 的间隔 D 是由蚀刻方式形成。金属复合层 13 设置在线路层 12 上并包覆线路层 12( 金属复合层 13 的形成可例如 经由电镀制程或化学沉积制程 ), 金属复合层 13 由内而外依序具有一镍层 131、 一银层 132 及一金层 133。其中, 镍层 131 的厚度可介在 1μm 至 15μm 之间, 银层 132 的厚度可介在 1μm 至 5μm 之间, 金层 133 的厚度可介在 0.01μm 至 0.3μm 之间。较佳地, 金层 133 的厚 度小于银层 132 厚度的 30%。值得一提的是, 实际应用时, 镍层 131 的厚度约为 5μm, 银层 132 的厚度约为 2.5μm, 金层 133 的厚度约为 0.025μm, 然上述数值仅为举例性, 非用以限 制本发明。另外, 金属复合层 13 中的各层金属, 除了可以是单一的金属材质外, 还可以掺杂 其它金属或其它材料。例如 : 镍层 131 可掺杂磷 ( 小于 5% ) ; 银层 132 可掺杂金、 钯、 铜、 锰、 锑、 锡、 锗、 砷、 镓、 铟、 铝、 锌、 镍或钒 ( 小于 10% ) ; 金层 133 可掺杂镍或钴 ( 小于 1% )。
     另外, 在本实施例中, 封装基板 1 还可包括一防焊层 (solder masklayer)14, 其非 限制性。防焊层 14 可以设置在基板本体 11 上、 线路层 12 上或金属复合层 13 上。在此, 以 防焊层 14 设置在线路层 12 上作说明, 其非用以限制本发明。因此, 通过防焊层 14 可保护 封装基板 1 上不希望被焊锡接触的部位。
     因此, 本实施例的封装基板 1 在线路层 12 上, 利用由内而外依序为镍层 131、 银层 132 及金层 133 的金属复合层 13 来作为最终金属 (metal finish) 表面处理, 覆盖在线路层 12 上, 可隔绝线路层 12 与环境中气体或水气的接触, 以避免线路层 12 氧化。与利用镍层 \ 金层来作为最终金属表面处理的公知技术相比, 本实施例的封装基板 1 减少了金层 133 的 厚度, 不但有效地降低材料成本, 且仍具有避免线路层 12 氧化的功能。若与利用镍层 \ 银 层来作为最终金属表面处理的公知技术相比, 本实施例的封装基板 1 利用金层 133 覆盖在 银层 132 上, 除了可以避免银层 132 氧化所造成的外观瑕疵外, 还可有效地利用金层 133 与 金线结合性及焊锡性较佳的优点, 以提升产品的可靠性。
     值得一提的是, 在图 1A 中显示封装基板在大量制造时, 由一个大封装基板一起形 成多个封装基板 1, 而实际应用时, 只需要沿着图 1A 中的切割线 S-S 切割 ( 例如机械切割或 者人工切割 ), 配合原本就已镂空形成的孔洞 G, 即可形成如图 1B 剖面形式的单片封装基板 1。当然, 所述些封装基板 1 也可先与发光二极管晶粒、 集成电路芯片、 半导体元件或其它电 子元件接合完成后, 再进行切割。
     如图 2 所示, 其为本发明优选实施例的封装结构 2 的剖面图。封装结构 2 包括封 装基板 1 及电子元件 3。其中, 电子元件 3 例如可以是发光二极管晶粒或集成电路芯片, 且 电子元件 3 可以利用打线接合 (wire bonding) 或覆晶接合 (flip chip) 方式与金属复合 层 13 连接, 并与线路层 12 电性连接。在此, 电子元件 3 以发光二极管晶粒作说明, 且电子 元件 3 与金属复合层 13 利用打线接合方式连接, 其非限制性。
     由于封装基板 1 的结构及特征已在上述实施例中详述, 在此不再赘述。因此, 同样 地, 通过厚度较薄的金层 133 覆盖在银层 132 上, 可降低封装结构 2 的材料成本, 并避免银 层 132 氧化所造成的外观瑕疵, 且可有效地利用金层 133 焊锡性较佳的优点。值得一提的 是, 当电子元件 3 为发光二极管晶粒时, 防焊层 14 还可作为封装结构 2 封装时封胶体的挡 墙。
     如图 3 所示, 其为本发明优选实施例的封装结构 2a 另一个态样的剖面图。封装结 构 2a 例如可作为快闪记忆卡等可插拔式装置, 其包括封装基板 1a、 两个电子元件 3、 3a。其 中, 封装基板 1a 还包括一导电层 15 与金属复合层 13 设置在基板本体 11 的相对两侧, 以及一封装层 16 设置在电子元件 3、 3a 上并延伸覆盖整个基板本体 11 的一侧。需注意的是, 封 装层 16 也可仅设置在电子元件 3、 3a 上, 而不延伸覆盖整个基板本体 11 的一侧, 封装结构 2a 可再加上一壳体覆盖封装层 16, 以作为保护。
     电子元件 3 以集成电路芯片为例, 可利用打线接合或覆晶接合方式与金属复合层 13 连接, 进而与线路层 12 电性连接。而电子元件 3a 则例如可以是其它主动元件或被动元 件, 并可利用表面贴合技术 (Surface Mount Technology, SMT) 通过回焊制程以凸块 B 与金 属复合层 13 电性连接。需注意的是, 电子元件 3、 3a 的个数为举例性, 非用以限制本发明, 当然封装结构 2a 也可具有两个以上的电子元件。
     因此, 在电子元件 3a 的回焊制程中, 若复合金属层 13 的金层 133 过厚, 会导致回 焊不良以及并造成产品信赖性降低。借此, 利用本实施例的金属复合层 13 结构可以降低金 属复合层 13 内金层 133 的厚度, 提升回焊制程良率以及产品信赖性。
     另外, 当封装结构 2a 封装完成后, 导电层 15 外露在封装结构 2a。由于导电层 15 用来作为插拔式接触用, 可利用硬金层作为导电层 15 的最终表面金属层。其中, 硬金层指 纯金掺杂极少比例 ( 小于百分之一 ) 的稀有金属 ( 例如钴等 ) 以提高硬度。一般而言, 作 为导电层 15 的硬金层的硬度要求为大于 60HV 以上 ( 测试条件为 : 测试力量 10mN, 测试速 度 0.094798mN/sec, 测试深度 0.4 ~ 0.7μm)。借此, 可使导电层 15 在多次插拔后, 仍不致 毁损以延长导电层 15 寿命。值得一提的是, 导电层 15 可只具有金层, 或者导电层 15 可具 有铜层、 镍层、 银层、 金层或其组合, 例如由内而外依序为铜层 / 镍层 / 金层或铜层 / 镍层 / 银层 / 金层, 或者导电层 15 也可如金属复合层 13 仅具有镍层及 / 或银层。 综上所述, 依据本发明的封装结构的封装基板具有一金属复合层, 而金属复合层 由内而外依序具有一镍层、 一银层及一金层。因此, 与利用镍层 \ 金层来作最终金属表面处 理的公知技术相比, 本发明的封装基板减少了金层的厚度, 不但可有效地降低材料成本, 且 仍具有避免线路层氧化的功能。若与利用镍层 \ 银层来作最终金属表面处理的公知技术相 比, 本发明的封装基板利用金层覆盖在银层上, 借此除可避免银层氧化所造成的外观瑕疵 外, 还可有效地利用金层与金线结合性及焊锡性较佳的优点, 以提升产品的可靠性。
     以上所述仅为举例性, 而非为限制性者。 任何未脱离本发明的精神与范畴, 而对其 进行的等效修改或变更, 均应包括在所述的权利要求中。
    

封装结构及其封装基板.pdf_第1页
第1页 / 共10页
封装结构及其封装基板.pdf_第2页
第2页 / 共10页
封装结构及其封装基板.pdf_第3页
第3页 / 共10页
点击查看更多>>
资源描述

《封装结构及其封装基板.pdf》由会员分享,可在线阅读,更多相关《封装结构及其封装基板.pdf(10页珍藏版)》请在专利查询网上搜索。

1、10申请公布号CN102044519A43申请公布日20110504CN102044519ACN102044519A21申请号200910252157222申请日20091207200910178140720091009CNH01L23/498200601H01L33/6220100171申请人尚安品有限公司地址中国台湾高雄县凤山市诚义里诚和路75号1楼72发明人陈宏男74专利代理机构北京泛诚知识产权代理有限公司11298代理人文琦陈波54发明名称封装结构及其封装基板57摘要一种封装结构包括一封装基板及一电子元件。封装基板包括一基板本体、一线路层及一金属复合层。线路层设置在基板本体上,金属复合。

2、层设置在线路层上,金属复合层由内而外依序具有一镍层、一银层及一金层。电子元件设置在金属复合层。除可避免银层氧化所造成的外观瑕疵外,还可有效地利用金层与金线结合性及焊锡性较佳的优点,以提升产品的可靠性。66本国优先权数据51INTCL19中华人民共和国国家知识产权局12发明专利申请权利要求书2页说明书4页附图3页CN102044523A1/2页21一种封装基板,其特征在于,包括一基板本体;一线路层,设置在所述基板本体上;以及一金属复合层,设置在所述线路层上,所述金属复合层由内而外依序具有一镍层、一银层及一金层。2根据权利要求1所述的封装基板,其特征在于,所述基板本体的材质包括树脂、玻璃纤维、陶瓷。

3、、金属、石墨、奈米碳管或玻璃,及其组合。3根据权利要求1所述的封装基板,其特征在于,所述银层的厚度介在1M至5M之间。4根据权利要求1所述的封装基板,其特征在于,所述金层的厚度介在001M至03M之间。5根据权利要求1所述的封装基板,其特征在于,所述金层的厚度小于所述银层厚度的30。6根据权利要求1所述的封装基板,其特征在于,还包括一防焊层,设置在所述基板本体上、所述线路层上或所述金属复合层上。7一种封装结构,其特征在于,包括一封装基板,包括一基板本体,一线路层,设置在所述基板本体上,及一金属复合层,设置在所述线路层上,所述金属复合层由内而外依序具有一镍层、一银层及一金层;以及一电子元件,设置。

4、在所述金属复合层。8根据权利要求7所述的封装结构,其特征在于,所述基板本体的材质包括树脂、玻璃纤维、陶瓷、金属、石墨、奈米碳管或玻璃,及其组合。9根据权利要求7所述的封装结构,其特征在于,所述银层的厚度介在1M至5M之间。10根据权利要求7所述的封装结构,其特征在于,所述金层的厚度介在001M至03M之间。11根据权利要求7所述的封装结构,其特征在于,所述金层的厚度小于所述银层厚度的30。12根据权利要求7所述的封装结构,其特征在于,所述封装基板还包括一防焊层,设置在所述基板本体上、所述线路层上或所述金属复合层上。13根据权利要求7所述的封装结构,其特征在于,所述电子元件是一发光二极管晶粒、或。

5、一集成电路芯片或一半导体元件。14根据权利要求7所述的封装结构,其特征在于,还包括另一个电子元件,表面贴合在所述金属复合层。15根据权利要求7所述的封装结构,其特征在于,所述封装基板还包括一导电层,其硬度大于60HV,且所述封装结构封装完成后所述导电层外露在所述封装结构。权利要求书CN102044519ACN102044523A2/2页316根据权利要求7所述的封装结构,其特征在于,所述封装基板还包括一导电层,其中所述导电层具有铜层、镍层、银层、金层或其组合。权利要求书CN102044519ACN102044523A1/4页4封装结构及其封装基板技术领域0001本发明关于一种封装结构及其封装基。

6、板,尤其涉及一种电子元件的封装基板,该电子元件可以是二极管晶粒,集成电路芯片或半导体元件。背景技术0002在各种电子元件中,例如发光二极管晶粒,多会利用一封装基板来作为承载之用,并通过封装基板上的线路层来使电子元件与外界电路产生电性连接。0003在公知的封装基板中,通常在线路层上会利用例如镍层金层NIAU或镍层银层NIAG等材料进行最终金属METALFINISH表面处理,以避免线路层接触空气过久而氧化。0004然而,在公知技术中,若利用镍层金层来作最终金属表面处理,则会因为金层而造成材料成本提高。但,若利用镍层银层来作最终金属表面处理,则会因为银层易与空气氧化变黑,而造成外观上的瑕疵并导致封装。

7、的不良。0005再者,在公知技术中,也有利用防止氧化的有机抗氧化层覆盖在银层表面防止其氧化或受污染,但所述有机抗氧化层寿命极短,且会妨碍封装打线时金线与银层的结合性,导致封装良率降低。发明内容0006本发明的目的为提供一种能降低材料成本,并能避免表面金属氧化的封装结构及其封装基板。0007本发明可采用以下技术方案来实现的。0008本发明的一种封装基板包括一基板本体、一线路层及一金属复合层。线路层设置在基板本体上,金属复合层设置在线路层上,金属复合层由内而外依序具有一镍层、一银层及一金层。0009本发明的一种封装结构包括一封装基板及一电子元件。封装基板包括一基板本体、一线路层及一金属复合层。线路。

8、层设置在基板本体上,金属复合层设置在线路层上,金属复合层由内而外依序具有一镍层、一银层及一金层。电子元件设置在金属复合层。0010在本发明一实施例中,镍层的厚度介在1M至15M之间,银层的厚度介在1M至5M之间,金层的厚度介在001M至03M之间。0011在本发明一实施例中,金层的厚度小于银层厚度的30。0012在本发明一实施例中,电子元件是发光二极管晶粒、集成电路芯片或半导体元件。0013借由上述技术方案,本发明的封装结构及其封装基板至少具有下列优点0014承上所述,依据本发明的封装结构的封装基板具有一金属复合层,而金属复合层由内而外依序具有一镍层、一银层及一金层。因此,与利用镍层金层来作最。

9、终金属表面处理的公知技术相比,本发明的封装基板减少了金层的厚度,不但可有效地降低材料成本,且仍具有避免线路层氧化的功能。若与利用镍层银层来作最终金属表面处理的公知技术相说明书CN102044519ACN102044523A2/4页5比,本发明的封装基板利用金层覆盖在银层上,借此除可避免银层氧化所造成的外观瑕疵外,还可有效地利用金层与金线结合性及焊锡性较佳的优点,以提升产品的可靠性。附图说明0015图1A为本发明优选实施例的封装基板的部分俯视图,0016图1B为沿图1A中AA直线封装基板的剖面图;0017图2为本发明优选实施例的封装结构的剖面图;以及0018图3为本发明优选实施例的封装结构另一个。

10、态样的剖面图。0019主要元件符号说明00201、1A封装基板002111基板本体002212线路层002313金属复合层0024131镍层0025132银层0026133金层002714防焊层002815导电层002916封装层00302、2A封装结构00313、3A电子元件0032D间隔0033G孔洞0034B凸块具体实施方式0035以下将参照相关图式,说明依本发明优选实施例的封装结构及其封装基板,其中相同的元件将以相同的符号加以说明。0036请参照图1A及图1B所示,其中图1A为本发明优选实施例的封装基板1的部分俯视图,图1B为封装基板1沿图1A中AA直线的剖面图。需注意的是,在图1B中。

11、,为能清楚说明,基板本体11、线路层12及金属复合层13的比例是非实际比例。0037本实施例的封装基板1可应用在发光二极管封装结构、集成电路封装结构或其它电子元件的封装结构中。封装基板1包括一基板本体11、一线路层12及一金属复合层13。0038基板本体11的材质包括树脂、玻璃纤维、陶瓷、金属、石墨、奈米碳管、玻璃或其组合。其中,基板本体11的形状及厚度非限制性,若作为封装结构的封装基板1,则封装基板1的厚度约为01MM02MM。本实施例中,基板本体11是以绝缘的材质为例。0039线路层12设置在基板本体11上,线路层12的材质例如为铜或铜合金等导电性的材质,以作为电性传导。另外,线路层12是。

12、图案化线路层,而对应不同的需求,可利用蚀刻方式制作不同的线路图案。换言之,如图1B中线路层12的间隔D是由蚀刻方式形成。说明书CN102044519ACN102044523A3/4页60040金属复合层13设置在线路层12上并包覆线路层12金属复合层13的形成可例如经由电镀制程或化学沉积制程,金属复合层13由内而外依序具有一镍层131、一银层132及一金层133。其中,镍层131的厚度可介在1M至15M之间,银层132的厚度可介在1M至5M之间,金层133的厚度可介在001M至03M之间。较佳地,金层133的厚度小于银层132厚度的30。值得一提的是,实际应用时,镍层131的厚度约为5M,银层。

13、132的厚度约为25M,金层133的厚度约为0025M,然上述数值仅为举例性,非用以限制本发明。另外,金属复合层13中的各层金属,除了可以是单一的金属材质外,还可以掺杂其它金属或其它材料。例如镍层131可掺杂磷小于5;银层132可掺杂金、钯、铜、锰、锑、锡、锗、砷、镓、铟、铝、锌、镍或钒小于10;金层133可掺杂镍或钴小于1。0041另外,在本实施例中,封装基板1还可包括一防焊层SOLDERMASKLAYER14,其非限制性。防焊层14可以设置在基板本体11上、线路层12上或金属复合层13上。在此,以防焊层14设置在线路层12上作说明,其非用以限制本发明。因此,通过防焊层14可保护封装基板1上。

14、不希望被焊锡接触的部位。0042因此,本实施例的封装基板1在线路层12上,利用由内而外依序为镍层131、银层132及金层133的金属复合层13来作为最终金属METALFINISH表面处理,覆盖在线路层12上,可隔绝线路层12与环境中气体或水气的接触,以避免线路层12氧化。与利用镍层金层来作为最终金属表面处理的公知技术相比,本实施例的封装基板1减少了金层133的厚度,不但有效地降低材料成本,且仍具有避免线路层12氧化的功能。若与利用镍层银层来作为最终金属表面处理的公知技术相比,本实施例的封装基板1利用金层133覆盖在银层132上,除了可以避免银层132氧化所造成的外观瑕疵外,还可有效地利用金层1。

15、33与金线结合性及焊锡性较佳的优点,以提升产品的可靠性。0043值得一提的是,在图1A中显示封装基板在大量制造时,由一个大封装基板一起形成多个封装基板1,而实际应用时,只需要沿着图1A中的切割线SS切割例如机械切割或者人工切割,配合原本就已镂空形成的孔洞G,即可形成如图1B剖面形式的单片封装基板1。当然,所述些封装基板1也可先与发光二极管晶粒、集成电路芯片、半导体元件或其它电子元件接合完成后,再进行切割。0044如图2所示,其为本发明优选实施例的封装结构2的剖面图。封装结构2包括封装基板1及电子元件3。其中,电子元件3例如可以是发光二极管晶粒或集成电路芯片,且电子元件3可以利用打线接合WIRE。

16、BONDING或覆晶接合FLIPCHIP方式与金属复合层13连接,并与线路层12电性连接。在此,电子元件3以发光二极管晶粒作说明,且电子元件3与金属复合层13利用打线接合方式连接,其非限制性。0045由于封装基板1的结构及特征已在上述实施例中详述,在此不再赘述。因此,同样地,通过厚度较薄的金层133覆盖在银层132上,可降低封装结构2的材料成本,并避免银层132氧化所造成的外观瑕疵,且可有效地利用金层133焊锡性较佳的优点。值得一提的是,当电子元件3为发光二极管晶粒时,防焊层14还可作为封装结构2封装时封胶体的挡墙。0046如图3所示,其为本发明优选实施例的封装结构2A另一个态样的剖面图。封装。

17、结构2A例如可作为快闪记忆卡等可插拔式装置,其包括封装基板1A、两个电子元件3、3A。其中,封装基板1A还包括一导电层15与金属复合层13设置在基板本体11的相对两侧,以及说明书CN102044519ACN102044523A4/4页7一封装层16设置在电子元件3、3A上并延伸覆盖整个基板本体11的一侧。需注意的是,封装层16也可仅设置在电子元件3、3A上,而不延伸覆盖整个基板本体11的一侧,封装结构2A可再加上一壳体覆盖封装层16,以作为保护。0047电子元件3以集成电路芯片为例,可利用打线接合或覆晶接合方式与金属复合层13连接,进而与线路层12电性连接。而电子元件3A则例如可以是其它主动元。

18、件或被动元件,并可利用表面贴合技术SURFACEMOUNTTECHNOLOGY,SMT通过回焊制程以凸块B与金属复合层13电性连接。需注意的是,电子元件3、3A的个数为举例性,非用以限制本发明,当然封装结构2A也可具有两个以上的电子元件。0048因此,在电子元件3A的回焊制程中,若复合金属层13的金层133过厚,会导致回焊不良以及并造成产品信赖性降低。借此,利用本实施例的金属复合层13结构可以降低金属复合层13内金层133的厚度,提升回焊制程良率以及产品信赖性。0049另外,当封装结构2A封装完成后,导电层15外露在封装结构2A。由于导电层15用来作为插拔式接触用,可利用硬金层作为导电层15的。

19、最终表面金属层。其中,硬金层指纯金掺杂极少比例小于百分之一的稀有金属例如钴等以提高硬度。一般而言,作为导电层15的硬金层的硬度要求为大于60HV以上测试条件为测试力量10MN,测试速度0094798MN/SEC,测试深度0407M。借此,可使导电层15在多次插拔后,仍不致毁损以延长导电层15寿命。值得一提的是,导电层15可只具有金层,或者导电层15可具有铜层、镍层、银层、金层或其组合,例如由内而外依序为铜层/镍层/金层或铜层/镍层/银层/金层,或者导电层15也可如金属复合层13仅具有镍层及/或银层。0050综上所述,依据本发明的封装结构的封装基板具有一金属复合层,而金属复合层由内而外依序具有一。

20、镍层、一银层及一金层。因此,与利用镍层金层来作最终金属表面处理的公知技术相比,本发明的封装基板减少了金层的厚度,不但可有效地降低材料成本,且仍具有避免线路层氧化的功能。若与利用镍层银层来作最终金属表面处理的公知技术相比,本发明的封装基板利用金层覆盖在银层上,借此除可避免银层氧化所造成的外观瑕疵外,还可有效地利用金层与金线结合性及焊锡性较佳的优点,以提升产品的可靠性。0051以上所述仅为举例性,而非为限制性者。任何未脱离本发明的精神与范畴,而对其进行的等效修改或变更,均应包括在所述的权利要求中。说明书CN102044519ACN102044523A1/3页8图1A图1B说明书附图CN102044519ACN102044523A2/3页9图2说明书附图CN102044519ACN102044523A3/3页10图3说明书附图CN102044519A。

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 电学 > 基本电气元件


copyright@ 2017-2020 zhuanlichaxun.net网站版权所有
经营许可证编号:粤ICP备2021068784号-1