多层互连结构及其形成方法 【技术领域】
本发明涉及半导体制造领域， 特别涉及多层互连结构及其形成方法。背景技术 随着半导体器件制作技术的飞速发展， 半导体器件已经具有深亚微米结构。由于 集成电路中所含器件的数量不断增加， 器件的尺寸也因集成度的提升而不断地缩小， 器件 之间的高性能、 高密度连接不仅在单个互连层中进行， 而且要在多层之间进行互连。因此， 通常提供多层互连结构， 其中多个互连层互相堆叠， 并且层间绝缘膜置于其间， 用于连接半 导体器件。特别是利用双镶嵌 (dual-damascene) 工艺形成的多层互连结构， 其预先在层间 绝缘膜中形成沟槽 (trench) 和接触孔 (via)， 然后用导电材料填充所述沟槽和接触孔。例 如申请号为 02106882.8 的中国专利申请文件提供的多层互连结构制作工艺， 因为双镶嵌 结构能避免重叠误差以及解决习知金属工艺的限制， 多层互连结构便被广泛地应用在半导 体制作过程中而提升器件可靠度。因此， 多层互连结构已成为现今金属导线连接技术的主 流。
现有制作多层互连结构的方法参考图 1 至图 6。
如图 1 所示， 提供半导体衬底 100， 在半导体衬底 100 上形成有金属布线层 102 ； 在 金属布线层 102 上形成厚度为 600 埃至 800 埃的覆盖层 104 ； 在覆盖层 104 上形成层间绝 缘层 106(inter-layer dielectrics ； ILD)， 所述层间绝缘层 106 的材料是未掺杂的硅玻璃 (Un-doped Silicate Glass ； USG) 或低介电常数材料等。所述覆盖层 104 可防止金属布线 层 102 扩散到层间绝缘层 102 中， 亦可防止刻蚀过程中金属布线层 102 被刻蚀。
之后， 在层间绝缘层 106 上形成保护层 108， 所述保护层 108 的作用在于保护层间 绝缘层 106， 所述保护层 108 材料选自 SiO2， 随后， 在保护层 108 上形成第一光刻胶层 110， 经过曝光显影工艺， 在第一光刻胶层 110 上形成开口， 开口位置对应后续需要形成双镶嵌 结构中的接触孔 ； 随后以第一光刻胶层 110 为掩膜， 刻蚀保护层 108、 层间绝缘层 106 直至 暴露出覆盖层 104， 形成接触孔 112。
参 考 附 图 2 所 示， 灰 化 法 去 除 第 一 光 刻 胶 层 110， 其 中 灰 化 温 度 为 250 ℃ ； 在 保 护 层 108 上 以 及 接 触 孔 112 中 形 成 覆 盖 层 间 绝 缘 层 106 的 底 部 抗 反 射 层 (Bottom Anti-Reflective Coating， BARC)114。用回蚀法刻蚀底部抗反射层 114， 直至完全去除保 护层 108 上的底部抗反射层 114， 并保留接触孔 112 内的部分底部抗反射层 114， 其中留在 接触孔 112 内的底部抗反射层 114 的厚度应该保证在随后刻蚀形成双镶嵌结构的工艺过程 中避免覆盖层 104 被刻蚀穿。
如图 3 所示， 在保护层 108 上形成第二光刻胶层 116， 并通过曝光、 显影在第二光刻 胶层 116 上形成与后续沟槽对应的开口， 开口的宽度大于接触孔 112 的宽度。以第二光刻 胶层 116 为掩膜， 刻蚀保护层 108 以及层间绝缘层 106， 形成沟槽 118。
如图 4 所示， 灰化法去除第二光刻胶层 116 和接触孔 112 内的底部抗反射层 114， 其中灰化温度为 250℃ ； 然后再用湿法刻蚀法去除残留的第二光刻胶层 116 ； 沿接触孔 112
刻蚀覆盖层 104， 直至暴露出金属布线层 102， 形成双镶嵌结构。
参考图 5， 在保护层 108 表面形成填充接触孔 112 的金属层 120。
参考图 6， 用化学机械抛光去除一部分金属层 120 和保护层 108， 直至形成金属插 塞 121。
随着集成电路集成度的进一步发展， 所述层间绝缘层 106 的材料是通常采用低介 电常数材料， 现有形成多层互连结构的工艺中层间绝缘层会暴露出来， 而所述选用低介电 常数材料的层间绝缘层 106 会比较疏松， 容易吸收外界的水， 并且暴露的层间绝缘层 106 在 后续的工艺中也容易被污染， 在层间绝缘层 106 内形成缺陷， 使得器件漏电失效。 发明内容
本发明解决的问题是避免层间绝缘层在后续的工艺中被污染。
为解决上述问题， 本发明提供了一种多层互连结构的形成方法， 包括 ： 提供带有金 属布线层的半导体衬底 ； 在金属布线层上形成阻挡层、 层间绝缘层、 第一保护层和第二保护 层； 在阻挡层、 层间绝缘层、 第一保护层和第二保护层内形成暴露金属布线层的双镶嵌空 间； 形成填充所述双镶嵌空间且位于第二保护层表面的金属层 ； 去除部分金属层和 1/4 至 1/2 厚度的第二保护层， 形成金属插塞。 本发明还提供了一种多层互连结构， 包括 ： 半导体衬底 ； 位于半导体衬底上的金 属布线层 ； 位于金属布线层上的阻挡层 ； 位于阻挡层上的层间绝缘层 ； 位于层间绝缘层上 的第一保护层 ； 位于第一保护层上的第二保护层 ； 双镶嵌空间， 贯穿第二保护层、 第一保护 层、 层间绝缘层及阻挡层至暴露出金属布线层 ； 填充于双镶嵌空间的金属插塞。
本发明还提供了一种多层互连结构的形成方法， 包括 ： 提供带有金属布线层的半 导体衬底 ； 在金属布线层上形成阻挡层、 层间绝缘层、 第一保护层和第二保护层 ； 在阻挡 层、 层间绝缘层、 第一保护层和第二保护层内形成暴露金属布线层的接触孔 ； 形成填充所述 接触孔且位于第二保护层表面的金属层 ； 去除部分金属层和 1/4 至 1/2 厚度的第二保护层， 形成金属插塞。
本发明还提供了一种多层互连结构， 包括 ： 半导体衬底 ； 位于半导体衬底上的金 属布线层 ； 位于金属布线层上的阻挡层 ； 位于阻挡层上的层间绝缘层 ； 位于层间绝缘层上 的第一保护层 ； 位于第一保护层上的第二保护层 ； 接触孔， 贯穿第二保护层、 第一保护层、 层间绝缘层及阻挡层至暴露出金属布线层 ； 填充于接触孔的金属插塞。
与现有技术相比， 本发明在层间绝缘层表面形成第一保护层和第二保护层， 第一 保护层材料选自氮掺杂的碳化硅， 其中 Si 元素质量百分比为 50％至 60％， C 元素质量百分 比为 10％至 20％， N 元素质量百分比为 25％至 30％， 所述第一保护层氮元素含量比较高， 使得所述第一保护层 340 致密性好， 能够与层间绝缘层形成更好的界面， 并且能够防止漏 电现象出现 ； 所述第二保护层材料选自氮掺杂的碳化硅， 其中 Si 元素质量百分比为 40％至 50％， C 元素质量百分比为 40％至 50％， N 元素质量百分比为 5％至 15％， 所述第二保护层 碳元素含量比较高， 降低了第二保护层的介电常数和传输延迟， 并且形成的多层互连结构 结构保留了第一保护层和第二保护层， 不会直接把层间绝缘层暴露出来， 避免了层间绝缘 层在后续的工艺中也容易被污染， 在层间绝缘层内形成缺陷， 使得器件漏电失效。
附图说明 通过附图中所示的本发明的优选实施例的更具体说明， 本发明的上述及其它目 的、 特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按 实际尺寸等比例缩放绘制附图， 重点在于示出本发明的主旨。
图 1 至图 6 是现有多层互连结构的的形成方法的过程示意图 ；
图 7 是本发明提供的多层互连结构的形成方法的流程示意图 ；
图 8 至图 22 是本发明提供的多层互连结构的形成方法的过程示意图 ；
图 23 是本发明提供的另一中多层互连结构的形成方法的流程示意图 ；
图 24 至图 30 是本发明提供的另一中多层互连结构的形成方法的过程示意图。
具体实施方式
在下面的描述中阐述了很多具体细节以便于充分理解本发明。 但是本发明能够以 很多不同于在此描述的其它方式来实施， 本领域技术人员可以在不违背本发明内涵的情况 下做类似推广， 因此本发明不受下面公开的具体实施的限制。
其次， 本发明利用示意图进行详细描述， 在详述本发明实施例时， 为便于说明， 表 示器件结构的剖面图会不依一般比例作局部放大， 而且所述示意图只是实例， 其在此不应 限制本发明保护的范围。此外， 在实际制作中应包含长度、 宽度及深度的三维空间尺寸。 现有形成多层互连结构的工艺会用化学机械抛光去除一部分金属层和保护层， 暴 露出层间绝缘层， 而所述选用低介电常数材料的层间绝缘层会比较疏松， 容易吸收外界的 水， 并且暴露的层间绝缘层在后续的工艺中也容易被污染， 在层间绝缘层内形成缺陷， 使得 器件漏电失效。
为此， 本发明提供了一种多层互连结构的形成方法， 图 7 是本发明的多层互连结 构的形成方法的流程示意图， 具体包括如下步骤 ：
步骤 S101， 提供带有金属布线层的半导体衬底 ；
步骤 S102， 在金属布线层上形成阻挡层、 层间绝缘层、 第一保护层和第二保护层 ；
步骤 S103， 在阻挡层、 层间绝缘层、 第一保护层和第二保护层内形成暴露金属布线 层的双镶嵌空间 ；
步骤 S104， 形成填充双镶嵌空间且位于第二保护层表面的金属层 ；
步骤 S105， 用化学机械抛光去除部分金属层和 1/4 至 1/2 厚度的第二保护层， 形成 金属插塞。
下面结合附图， 对本发明的半导体结构的形成方法进行详细说明。
参考图 8， 提供半导体衬底 200。
所述半导体衬底 200 可以为多层基片 ( 例如， 具有覆盖电介质和金属膜的硅衬 底 )、 分级基片、 绝缘体上硅基片 (SOI)、 外延硅基片、 部分处理的基片 ( 包括集成电路及其 他元件的一部分 )、 图案化或未被图案化的基片。
参考图 9， 在所述半导体衬底 200 上形成金属布线层 210。
所述金属布线层 210 材料为铝、 银、 铬、 钼、 镍、 钯、 铂、 钛、 钽、 铜中的一种或者几 种， 所述金属布线层 210 厚度为 2000 埃至 3000 埃。
需要特别指出的是， 由于金属铜具有高熔点、 低电阻系数及高抗电子迁移的能力，
所述金属布线层 210 材料较优选用铜， 但是需要特别说明的是， 选用其他导电物质形成的 金属布线层 210 在工艺节点高于 130 纳米技术中仍然可以工作， 只是传输延迟比较大， 在此 特地说明， 不应过分限制本发明的保护范围。
所述金属布线层 210 的形成工艺可以选用公知的物理气相沉积工艺或者电镀工 艺， 需特别指出的是， 上述金属布线层 210 的形成工艺需根据金属布线层 210 选用的材料不 同而采用不同的工艺， 调整不同的工艺参数。
参考图 10， 在金属布线层 210 上形成阻挡层 220。
所述阻挡层 220 材料选自掺碳的氮化硅 (NDC)， 所述阻挡层 220 厚度为 400 埃至 500 埃。
所述阻挡层 220 用于维护金属布线层 210 的稳定性， 并且所述掺碳的氮化硅的阻 挡层 220 具有吸水性比较低， 介电常数低与后续形成的层间绝缘层匹配的优点。
所述阻挡层 220 的形成工艺可以选用介质化学气相沉积设备， 具体工艺参数为 ： 反应温度为 300 摄氏度至 400 摄氏度， 腔室压力为 3.7 托至 4.2 托， 反应间距为 5 毫米至 8 毫米， 功率为 200 瓦至 240 瓦， 四乙氧基硅烷流量为每分钟 300 标准立方厘米至每分钟 400 标准立方厘米， 氨气流量为每分钟 650 标准立方厘米至每分钟 750 标准立方厘米， 直至形成 400 埃至 500 埃厚度的阻挡层 220。
参考图 11， 在所述阻挡层 220 上形成层间绝缘层 230。
所述层间绝缘层 230 材料选自碳掺杂的氧化硅 (Black Diamond， BD)， 所述层间绝 缘层 230 厚度为 3500 埃至 4500 埃。
所述层间绝缘层 230 用于层间介质隔离， 所述碳掺杂的氧化硅的层间绝缘层 230 除了具有介电常数低， 传输延迟小的优点， 还具备与阻挡层 220 选择刻蚀比高的优点。
所述层间绝缘层 230 形成工艺可以选用介质化学气相沉积设备， 具体工艺参数 为： 反应温度为 300 摄氏度至 400 摄氏度， 腔室压力为 4 托至 6 托， 反应间距为 5 毫米至 9 毫米， 功率为 400 瓦至 600 瓦， 氧气流量为每分钟 100 标准立方厘米至每分钟 300 标准立方 厘米， 氦气流量为每分钟 800 标准立方厘米至每分钟 1200 标准立方厘米， 八甲基环化四硅 氧烷流量为每分钟 2000 标准立方厘米至每分钟 4000 标准立方厘米， 直至形成 3500 埃至 4500 埃的层间绝缘层 230。
现有技术会在形成层间绝缘层 230 后， 在层间绝缘层 230 表面形成材料选自 SiO2 的保护层， 用于保护层间绝缘层 230 在后续的工艺中不被污染， 直至形成双镶嵌结构， 在 双镶嵌结构内填充金属， 之后， 采用化学机械抛光去除保护层， 使得层间绝缘层 230 暴露出 来， 层间绝缘层 230 比较疏松， 容易吸收外界的水， 并且暴露的层间绝缘层 230 在后续的工 艺中也容易被污染， 在层间绝缘层 230 内形成缺陷， 使得器件漏电失效。
为此， 本发明的发明人经过大量的实验， 提出一种改进工艺， 参考图 12， 在所述层 间绝缘层 230 上形成第一保护层 240。
所述第一保护层 240 材料选自氮掺杂的碳化硅， 其中 Si 元素质量百分比为 50％ 至 60％， C 元素质量百分比为 10％至 20％， N 元素质量百分比为 25％至 30％， 所述第一保 护层 240 厚度为 150 埃至 300 埃。
所述第一保护层 240 氮元素含量比较高， 使得所述第一保护层 240 致密性好， 能够 与层间绝缘层 230 形成更好的界面， 并且能够防止漏电现象出现。所述第一保护层 240 形成工艺可以选用介质化学气相沉积设备， 具体工艺参数 为： 反应温度为 300 摄氏度至 400 摄氏度， 腔室压力为 3.7 托至 4.2 托， 反应间距为 5 毫米 至 8 毫米， 功率为 200 瓦至 240 瓦， 四乙氧基硅烷流量为每分钟 300 标准立方厘米至每分钟 400 标准立方厘米， 氨气流量为每分钟 650 标准立方厘米至每分钟 750 标准立方厘米， 直至 形成 150 埃至 300 埃厚度的第一保护层 240。
参考图 13， 在第一保护层 240 上形成第二保护层 250。
所述第二保护层 250 材料选自氮掺杂的碳化硅， 其中 Si 元素质量百分比为 40％至 50％， C 元素质量百分比为 40％至 50％， N 元素质量百分比为 5％至 15％， 所述第二保护层 250 厚度为 200 埃至 300 埃。
所述第二保护层 250 碳元素含量比较高， 降低了第二保护层 250 的介电常数和传 输延迟。
所述第二保护层 250 形成工艺可以选用介质化学气相沉积设备， 具体工艺参数 为： 反应温度为 300 摄氏度至 400 摄氏度， 腔室压力为 5 托至 6 托， 反应间距为 7 至 9 毫米， 功率为 222 瓦至 333 瓦， 四乙氧基硅烷流量为每分钟 200 标准立方厘米至每分钟 350 标准 立方厘米， 氨气流量为每分钟 650 标准立方厘米至每分钟 750 标准立方厘米， 氦气流量为每 分钟 1100 标准立方厘米至每分钟 1300 标准立方厘米， CH4 流量为每分钟 550 标准立方厘米 至每分钟 650 标准立方厘米， 直至形成 200 埃至 300 埃厚度的第二保护层 250。
参考图 14， 在所述第二保护层 250 表面形成第一光刻胶图形 260。
所述第一光刻胶图形 260 用于定义双镶嵌结构中的接触孔图形。
在所述第二保护层 250 表面旋涂光刻胶， 接着通过曝光将掩膜版上的与接触孔相 对应的图形转移到光刻胶上， 然后利用显影液将相应部位的光刻胶去除， 以形成第一光刻 胶图形 260。
参考图 15， 以所述第一光刻胶图形 260 为掩膜， 依次刻蚀第二保护层 260、 第一保 护层 250、 层间绝缘层 240 和阻挡层 230， 直至暴露出金属布线层 210。
所述刻蚀工艺可以为公知的等离子体刻蚀或者化学试剂刻蚀， 在本实施例中， 以 等离子体刻蚀为示范性说明。
所述刻蚀工艺选用等离子体刻蚀设备， 具体工艺参数为 ： 刻蚀设备腔体压力为 10 毫托至 50 毫托， 顶部射频功率为 200 瓦至 500 瓦， 底部射频功率为 150 瓦至 300 瓦， C4F8 流 量为每分钟 10 标准立方厘米至每分钟 50 标准立方厘米， CO 流量为每分钟 100 标准立方厘 米至每分钟 200 标准立方厘米， Ar 流量为每分钟 300 标准立方厘米至每分钟 600 标准立方 厘米， O2 流量为每分钟 10 标准立方厘米至每分钟 50 标准立方厘米， 依次刻蚀第二保护层 260、 第一保护层 250、 层间绝缘层 240 和阻挡层 230， 直至暴露出金属布线层 210， 形成接触 孔 211。
参考图 16， 去除第一光刻胶图形 260。
去除光刻胶图形工艺可以为公知的光刻胶去除工艺， 包括光刻胶去除溶液去除、 等离子轰击去除等等。
在本实施例中， 采用等离子轰击去除工艺去除第一光刻胶图形 260， 所述等离子体 轰击去除工艺具体参数包括 ： 刻蚀设备腔体压力为 50 毫托至 100 毫托， 射频功率为 300 瓦 至 500 瓦， O2 流量为每分钟 50 标准立方厘米至每分钟 250 标准立方厘米， N2 流量为每分钟20 标准立方厘米至每分钟 40 标准立方厘米， CO 流量为每分钟 50 标准立方厘米至每分钟 90 标准立方厘米， 以上述刻蚀条件去除第一光刻胶图形 260。
参考图 17， 在第二保护层 250 表面形成填充接触孔 211 的底部抗反射层 270。
所述形成底部抗反射层 270 的工艺可以为旋涂工艺， 在这里不做赘述。
参考图 18， 在所述底部抗反射层 270 表面形成第二光刻胶图形 280， 所述第二光刻 胶图形 280 用于定义双镶嵌结构中的沟槽图形。
在所述底部抗反射层 270 表面旋涂光刻胶， 接着通过曝光将掩膜版上的与沟槽相 对应的图形转移到光刻胶上， 然后利用显影液将相应部位的光刻胶去除， 以形成第二光刻 胶图形 280。
参考图 19， 以所述第二光刻胶图形 280 为掩膜， 刻蚀底部抗反射层 270、 第二保护 层 260、 第一保护层 250、 层间绝缘层 240 形成沟槽 212。
所述刻蚀工艺可以为公知的等离子体刻蚀或者化学试剂刻蚀， 在本实施例中， 以 等离子体刻蚀为示范性说明。
所述刻蚀工艺选用等离子体刻蚀设备， 具体工艺参数为 ： 刻蚀设备腔体压力为 10 毫托至 50 毫托， 顶部射频功率为 200 瓦至 500 瓦， 底部射频功率为 150 瓦至 300 瓦， C4F8 流 量为每分钟 10 标准立方厘米至每分钟 50 标准立方厘米， CO 流量为每分钟 100 标准立方厘 米至每分钟 200 标准立方厘米， Ar 流量为每分钟 300 标准立方厘米至每分钟 600 标准立方 厘米， O2 流量为每分钟 10 标准立方厘米至每分钟 50 标准立方厘米， 在底部抗反射层 270、 第二保护层 260、 第一保护层 250、 层间绝缘层 240 中形成沟槽 212。
参考图 20， 去除第二光刻胶图形 280 和剩余的底部抗反射层 270。
去除第二光刻胶图形 280 和剩余的底部抗反射层 270 工艺可以为公知的光刻胶去 除工艺， 包括光刻胶去除溶液去除、 等离子轰击去除等等。
在本实施例中， 采用等离子轰击去除工艺去除第二光刻胶图形 280 和剩余的底部 抗反射层 270， 所述等离子体轰击去除工艺具体参数包括 ： 刻蚀设备腔体压力为 50 毫托至 100 毫托， 射频功率为 300 瓦至 500 瓦， O2 流量为每分钟 50 标准立方厘米至每分钟 250 标 准立方厘米， N2 流量为每分钟 20 标准立方厘米至每分钟 40 标准立方厘米， CO 流量为每分 钟 50 标准立方厘米至每分钟 90 标准立方厘米， 以上述刻蚀条件去除第二光刻胶图形 280 和剩余的底部抗反射层 270。
上述实施例中， 通过刻蚀形成的沟槽 212 和接触孔 211 形成了双镶嵌空间 213。
参考图 21， 形成填充双镶嵌空间 213 且位于第二保护层 260 表面的金属层 290。
所述金属层 290 材料选自铝、 银、 铬、 钼、 镍、 钯、 铂、 钛、 钽或者铜， 或者选自铝、 银、 铬、 钼、 镍、 钯、 铂、 钛、 钽或者铜的合金， 所述金属层 290 厚度为 2000 埃至 3000 埃。
所述金属层 290 为层间电极， 在本实施例中， 由于金属铜具有高熔点、 低电阻系数 及高抗电子迁移的能力， 优选用铜做示范性说明， 但是需要特别说明的是， 选用其他导电物 质形成的金属层 290 在工艺节点高于 130 纳米技术中仍然可以工作， 只是传输延迟比较大， 在此特地说明， 不应过分限制本发明的保护范围。
所述金属层 290 的形成工艺可以选用公知的物理气相沉积工艺或者电镀工艺， 需 特别指出的是， 上述金属层 290 的形成工艺需根据金属层 290 选用的材料不同而采用不同 的工艺， 调整不同的工艺参数。现有技术会在形成金属层 290 后， 采用化学机械抛光去除部分金属层 290 和保护 层， 暴露出层间绝缘层 230， 层间绝缘层 230 比较疏松， 容易吸收外界的水， 并且暴露的层间 绝缘层 230 在后续的工艺中也容易被污染， 在层间绝缘层 230 内形成缺陷， 使得器件漏电失 效。
本发明的发明人提出改进工艺， 参考图 22， 用化学机械抛光去除部分金属层 290 和 1/4 至 1/2 厚度第二保护层 250， 形成金属插塞 214。
所述化学机械抛光工艺参数为 ： 选用 SiO2 抛光液， 抛光液的 PH 值为 10 至 11.5， 抛 光液的流量为 120 毫升每分钟至 170 毫升每分钟， 抛光工艺中研磨垫的转速为 65 转每分钟 至 80 转每分钟， 研磨头的转速为 55 转每分钟至 70 转每分钟， 抛光工艺的压力为 200 帕至 350 帕， 去除部分金属层 290 和 1/4 至 1/2 厚度第二保护层 250， 形成金属插塞 214。
基于上述实施工艺形成的多层互连结构， 包括 ： 半导体衬底 200 ； 位于半导体衬底 200 上的金属布线层 210 ； 位于金属布线层 210 上的阻挡层 220 ； 位于阻挡层 220 上的层间绝 缘层 230 ； 位于层间绝缘层 230 上的第一保护层 240 ； 位于第一保护层 240 上的第二保护层 250 ； 双镶嵌空间 213， 贯穿第二保护层 250、 第一保护层 240、 层间绝缘层 230 及阻挡层 220 至暴露出金属布线层 210 ； 填充于双镶嵌空间 213 的金属插塞 214。 本发明还提供了一种多层互连结构的形成方法， 图 23 是本发明的多层互连结构 的形成方法的流程示意图， 具体包括如下步骤 ：
步骤 S201， 提供带有金属布线层的半导体衬底 ；
步骤 S202， 在金属布线层上形成阻挡层、 层间绝缘层、 第一保护层和第二保护层 ；
步骤 S203， 在阻挡层、 层间绝缘层、 第一保护层和第二保护层内形成暴露金属布线 层的接触孔 ；
步骤 S204， 形成填充接触孔且位于第二保护层表面的金属层 ；
步骤 S205， 用化学机械抛光去除部分金属层和 1/4 至 1/2 厚度的第二保护层， 形成 金属插塞。
下面结合附图， 对本发明的半导体结构的形成方法进行详细说明。
参考图 24， 提供带有金属布线层 310 的半导体衬底 300。
所述半导体衬底 300 可以为多层基片 ( 例如， 具有覆盖电介质和金属膜的硅衬 底 )、 分级基片、 绝缘体上硅基片 (SOI)、 外延硅基片、 部分处理的基片 ( 包括集成电路及其 他元件的一部分 )、 图案化或未被图案化的基片。
所述金属布线层 310 材料为铝、 银、 铬、 钼、 镍、 钯、 铂、 钛、 钽、 铜中的一种或者几 种， 所述金属布线层 210 厚度为 2000 埃至 3000 埃。
需要特别指出的是， 由于金属铜具有高熔点、 低电阻系数及高抗电子迁移的能力， 所述金属布线层 310 材料较优选用铜， 但是需要特别说明的是， 选用其他导电物质形成的 金属布线层 310 在工艺节点高于 130 纳米技术中仍然可以工作， 只是传输延迟比较大， 在此 特地说明， 不应过分限制本发明的保护范围。
所述金属布线层 310 的形成工艺可以选用公知的物理气相沉积工艺或者电镀工 艺， 需特别指出的是， 上述金属布线层 310 的形成工艺需根据金属布线层 310 选用的材料不 同而采用不同的工艺， 调整不同的工艺参数。
参考图 25， 在金属布线层 310 上形成阻挡层 320、 层间绝缘层 330、 第一保护层 340
和第二保护层 350。
所述阻挡层 320 材料选自掺碳的氮化硅 (NDC)， 所述阻挡层 320 厚度为 400 埃至 500 埃。
所述阻挡层 320 用于维护金属布线层 310 的稳定性， 并且所述掺碳的氮化硅的阻 挡层 320 具有吸水性比较低， 介电常数低与后续形成的层间绝缘层匹配的优点。
所述阻挡层 320 的形成工艺可以选用介质化学气相沉积设备， 具体工艺参数为 ： 反应温度为 300 摄氏度至 400 摄氏度， 腔室压力为 3.7 托至 4.2 托， 反应间距为 5 毫米至 8 毫米， 功率为 200 瓦至 240 瓦， 四乙氧基硅烷流量为每分钟 300 标准立方厘米至每分钟 400 标准立方厘米， 氨气流量为每分钟 650 标准立方厘米至每分钟 750 标准立方厘米， 直至形成 400 埃至 500 埃厚度的阻挡层 320。
所述层间绝缘层 330 材料选自碳掺杂的氧化硅 (Black Diamond， BD)， 所述层间绝 缘层 330 厚度为 3500 埃至 4500 埃。
所述层间绝缘层 330 用于层间介质隔离， 所述碳掺杂的氧化硅的层间绝缘层 330 除了具有介电常数低， 传输延迟小的优点， 还具备与阻挡层 320 选择刻蚀比高的优点。
所述层间绝缘层 330 形成工艺可以选用介质化学气相沉积设备， 具体工艺参数 为： 反应温度为 300 摄氏度至 400 摄氏度， 腔室压力为 4 托至 6 托， 反应间距为 5 毫米至 9 毫米， 功率为 400 瓦至 600 瓦， 氧气流量为每分钟 100 标准立方厘米至每分钟 300 标准立方 厘米， 氦气流量为每分钟 800 标准立方厘米至每分钟 1200 标准立方厘米， 八甲基环化四硅 氧烷流量为每分钟 2000 标准立方厘米至每分钟 4000 标准立方厘米， 直至形成 3500 埃至 4500 埃的层间绝缘层 330。
现有技术会在形成层间绝缘层 330 后， 在层间绝缘层 330 表面形成材料选自 SiO2 的保护层， 用于保护层间绝缘层 330 在后续的工艺中不被污染， 直至形成双镶嵌结构， 在 双镶嵌结构内填充金属， 之后， 采用化学机械抛光去除保护层， 使得层间绝缘层 330 暴露出 来， 层间绝缘层 330 比较疏松， 容易吸收外界的水， 并且暴露的层间绝缘层 330 在后续的工 艺中也容易被污染， 在层间绝缘层 330 内形成缺陷， 使得器件漏电失效。
为此， 本发明的发明人经过大量的实验， 提出一种改进工艺， 在所述层间绝缘层 330 上形成第一保护层 340。
所述第一保护层 340 材料选自氮掺杂的碳化硅， 其中 Si 元素质量百分比为 50％ 至 60％， C 元素质量百分比为 10％至 20％， N 元素质量百分比为 25％至 30％， 所述第一保 护层 240 厚度为 150 埃至 300 埃。
所述第一保护层 340 氮元素含量比较高， 使得所述第一保护层 340 致密性好， 能够 与层间绝缘层 330 形成更好的界面， 并且能够防止漏电现象出现。
所述第一保护层 340 形成工艺可以选用介质化学气相沉积设备， 具体工艺参数 为： 反应温度为 300 摄氏度至 400 摄氏度， 腔室压力为 3.7 托至 4.2 托， 反应间距为 5 毫米 至 8 毫米， 功率为 200 瓦至 240 瓦， 四乙氧基硅烷流量为每分钟 300 标准立方厘米至每分钟 400 标准立方厘米， 氨气流量为每分钟 650 标准立方厘米至每分钟 750 标准立方厘米， 直至 形成 150 埃至 300 埃厚度的第一保护层 340。
在第一保护层 340 上形成第二保护层 350。
所述第二保护层 350 材料选自氮掺杂的碳化硅， 其中 Si 元素质量百分比为 40％至50％， C 元素质量百分比为 40％至 50％， N 元素质量百分比为 5％至 15％， 所述第二保护层 350 厚度为 200 埃至 300 埃
所述第二保护层 350 碳元素含量比较高， 降低了第二保护层 350 的介电常数和传 输延迟。
所述第二保护层 350 形成工艺可以选用介质化学气相沉积设备， 具体工艺参数 为： 反应温度为 300 摄氏度至 400 摄氏度， 腔室压力为 5 托至 6 托， 反应间距为 7 至 9 毫米， 功率为 222 瓦至 333 瓦， 四乙氧基硅烷流量为每分钟 200 标准立方厘米至每分钟 350 标准 立方厘米， 氨气流量为每分钟 650 标准立方厘米至每分钟 750 标准立方厘米， 氦气流量为每 分钟 1100 标准立方厘米至每分钟 1300 标准立方厘米， CH4 流量为每分钟 550 标准立方厘米 至每分钟 650 标准立方厘米， 直至形成 200 埃至 300 埃厚度的第二保护层 350。
参考图 26， 在所述第二保护层 350 表面形成光刻胶图形 360。
所述光刻胶图形 360 用于定义后续形成的接触孔图形。
在所述第二保护层 350 表面旋涂光刻胶， 接着通过曝光将掩膜版上的与接触孔相 对应的图形转移到光刻胶上， 然后利用显影液将相应部位的光刻胶去除， 以形成光刻胶图 形 360。
参考图 27， 以所述光刻胶图形 360 为掩膜， 依次刻蚀第二保护层 350、 第一保护层 340、 层间绝缘层 330 和阻挡层 320， 直至暴露出金属布线层 310。
所述刻蚀工艺可以为公知的等离子体刻蚀或者化学试剂刻蚀， 在本实施例中， 以 等离子体刻蚀为示范性说明。
所述刻蚀工艺选用等离子体刻蚀设备， 具体工艺参数为 ： 刻蚀设备腔体压力为 10 毫托至 50 毫托， 顶部射频功率为 200 瓦至 500 瓦， 底部射频功率为 150 瓦至 300 瓦， C4F8 流 量为每分钟 10 标准立方厘米至每分钟 50 标准立方厘米， CO 流量为每分钟 100 标准立方厘 米至每分钟 200 标准立方厘米， Ar 流量为每分钟 300 标准立方厘米至每分钟 600 标准立方 厘米， O2 流量为每分钟 10 标准立方厘米至每分钟 50 标准立方厘米， 依次刻蚀第二保护层 350、 第一保护层 340、 层间绝缘层 330 和阻挡层 320， 直至暴露出金属布线层 310， 形成接触 孔 311。
参考图 28， 去除所述光刻胶图形 360。
去除光刻胶图形 360 工艺可以为公知的光刻胶去除工艺， 包括光刻胶去除溶液去 除、 等离子轰击去除等等。
在本实施例中， 采用等离子轰击去除工艺去除光刻胶图形 360， 所述等离子体轰击 去除工艺具体参数包括 ： 刻蚀设备腔体压力为 50 毫托至 100 毫托， 射频功率为 300 瓦至 500 瓦， O2 流量为每分钟 50 标准立方厘米至每分钟 250 标准立方厘米， N2 流量为每分钟 20 标 准立方厘米至每分钟 40 标准立方厘米， CO 流量为每分钟 50 标准立方厘米至每分钟 90 标 准立方厘米， 以上述刻蚀条件去除光刻胶图形 360。
参考图 29， 形成填充接触孔 313 且位于第二保护层 350 表面的金属层 370。
所述金属层 370 材料选自铝、 银、 铬、 钼、 镍、 钯、 铂、 钛、 钽或者铜， 或者选自铝、 银、 铬、 钼、 镍、 钯、 铂、 钛、 钽或者铜的合金， 所述金属层 400 厚度为 2000 埃至 3000 埃。
所述金属层 370 为层间电极， 在本实施例中， 由于金属铜具有高熔点、 低电阻系数 及高抗电子迁移的能力， 优选用铜做示范性说明， 但是需要特别说明的是， 选用其他导电物质形成的金属层 290 在工艺节点高于 130 纳米技术中仍然可以工作， 只是传输延迟比较大， 在此特地说明， 不应过分限制本发明的保护范围。
所述金属层 370 的形成工艺可以选用公知的物理气相沉积工艺或者电镀工艺， 需 特别指出的是， 上述金属层 370 的形成工艺需根据金属层 370 选用的材料不同而采用不同 的工艺， 调整不同的工艺参数。
现有技术会在形成金属层 370 后， 采用化学机械抛光去除部分金属层 370 和保护 层， 暴露出层间绝缘层 330， 层间绝缘层 330 比较疏松， 容易吸收外界的水， 并且暴露的层间 绝缘层 330 在后续的工艺中也容易被污染， 在层间绝缘层 330 内形成缺陷， 使得器件漏电失 效。
本发明的发明人提出改进工艺， 参考图 30， 用化学机械抛光去除部分金属层 370 和 1/4 至 1/2 厚度第二保护层 350， 形成金属插塞 314。
所述化学机械抛光工艺参数为 ： 选用 SiO2 抛光液， 抛光液的 PH 值为 10 至 11.5， 抛 光液的流量为 120 毫升每分钟至 170 毫升每分钟， 抛光工艺中研磨垫的转速为 65 转每分钟 至 80 转每分钟， 研磨头的转速为 55 转每分钟至 70 转每分钟， 抛光工艺的压力为 200 帕至 350 帕， 去除部分金属层 370 和 1/4 至 1/2 厚度第二保护层 350， 形成金属插塞 314。 基于上述实施工艺形成的多层互连结构， 包括 ： 半导体衬底 300 ； 位于半导体衬底 300 上的金属布线层 310 ； 位于金属布线层 310 上的阻挡层 320 ； 位于阻挡层 320 上的层间 绝缘层 330 ； 位于层间绝缘层 330 上的第一保护层 340 ； 位于第一保护层 340 上的第二保护 层 350 ； 接触孔 311， 贯穿第二保护层 350、 第一保护层 340、 层间绝缘层 330 及阻挡层 320 至 暴露出金属布线层 310 ； 填充于接触孔 311 的金属插塞 314。
本发明在层间绝缘层表面形成第一保护层和第二保护层， 第一保护层材料选自氮 掺杂的碳化硅， 其中 Si 元素质量百分比为 50％至 60％， C 元素质量百分比为 10％至 20％， N 元素质量百分比为 25％至 30％， 所述第一保护层氮元素含量比较高， 使得所述第一保护 层 340 致密性好， 能够与层间绝缘层形成更好的界面， 并且能够防止漏电现象出现 ； 所述第 二保护层材料选自氮掺杂的碳化硅， 其中 Si 元素质量百分比为 40％至 50％， C 元素质量百 分比为 40％至 50％， N 元素质量百分比为 5％至 15％， 所述第二保护层碳元素含量比较高， 降低了第二保护层的介电常数和传输延迟， 并且形成的多层互连结构结构保留了第一保护 层和第二保护层， 不会直接把层间绝缘层暴露出来， 避免了层间绝缘层在后续的工艺中也 容易被污染， 在层间绝缘层内形成缺陷， 使得器件漏电失效。
虽然本发明已以较佳实施例披露如上， 但本发明并非限定于此。任何本领域技术 人员， 在不脱离本发明的精神和范围内， 均可作各种更动与修改， 因此本发明的保护范围应 当以权利要求所限定的范围为准。