源漏区的制造方法 【技术领域】
本发明涉及半导体元器件制造技术领域， 特别涉及源漏区的制造方法。背景技术 现有的互补金属氧化物半导体 (CMOS) 等技术中， 在形成 N 阱和 P 阱， 并完成浅沟 槽隔离和栅极结构的制作以后， 需要进行源漏区的制造。
现有源漏区的制造过程主要包括以下步骤 ：
步骤 11 ： 在栅极结构两侧的半导体衬底上进行轻掺杂漏 (LDD) 注入。
随着栅极结构的宽度不断减小， 其下方的沟道长度也不断减小， 沟道长度的减小 增加了源漏间电荷穿通的可能性， 即出现不希望的漏电流， 因此， 需要采用一些工艺手段来 降低漏电流出现的可能性， 如 LDD 注入。
在 LDD 注入之前， 需要首先利用光刻定义出需要进行 LDD 注入的区域 ； 然后， 利用 砷或氟化硼等较大质量的掺杂材料进行 LDD 注入， 从而使硅片的上表面成为非晶态， 大质 量材料和表面非晶态有助于维持浅结， 浅结有助于减少漏电流。
对于 CMOS 技术来说， LDD 注入包括 n-LDD 注入和 p-LDD 注入两步工艺。
另外， 现有 LDD 注入时所用能量通常小于 3 千焦耳 (KJ)， 杂质剂量约为每平方厘米 2 15 (cm ) 上 1×10 个原子。
步骤 12 ： 为栅极结构形成侧墙。
需要说明的是， 本发明所述栅极结构包括由多晶硅构成的栅极以及位于栅极下方 的栅氧化层。
侧墙用来环绕栅极结构， 防止后续进行源漏注入时过于接近沟道以致可能发生源 漏穿通。 侧墙的形成主要包括两步工艺 ： 首先， 在整个硅片表面淀积一层二氧化硅， 当然， 在 实际的工艺中， 也可以采用其它材料， 如氮氧化硅， 氧化硅和氮氧化硅等 ； 然后， 利用干法刻 蚀工艺对淀积的二氧化硅进行刻蚀， 在刻蚀过程中， 需要保留栅极结构周围的二氧化硅， 以 形成侧墙。
步骤 13 ： 在侧墙两侧的半导体衬底上进行源漏注入。
在实际应用中， 源漏注入包括 n+ 源漏注入以及 p+ 源漏注入两步工艺。步骤 12 中 形成的侧墙能够用于保护沟道。源漏注入后形成的结深比步骤 11 中进行 LDD 注入后形成 的结深略大。
完成源漏注入后， 还需要将硅片放置在快速退火装置中进行退火， 快速退火装置 能够迅速达到 1000 摄氏度左右的高温并在设定温度保持数秒。退火工艺对于阻止结构的 改变等非常重要。
当前， 在半导体器件微型化、 高密度化、 高速化和系统集成化等需求的推动下， 半 导体器件的特征尺寸越来越小， 那么， CMOS 技术的各个流程也将相应地进行改变， 比如， LDD 注入后得到的结深将越来越浅。 这就会带来一个问题 ： 结深越来越浅， 杂质浓度梯度就会越 来越大， 那么后续在进行退火等热过程时， 杂质就会很容易发生扩散 ； 也就是说， 结深变浅
将使得器件对温度的敏感性越来越高， 从而难以按要求进行控制。 发明内容 有鉴于此， 本发明提供源漏区的制造方法， 能够降低器件对温度的敏感性。
为解决上述技术问题， 本发明的技术方案具体是这样实现的 ：
一种源漏区制造方法， 该方法包括 ：
在栅极结构两侧的半导体衬底上进行轻掺杂漏注入 ； 所述轻掺杂漏注入所用能量 为 4 ～ 7 千焦耳 ；
为栅极结构形成侧墙， 并在所述侧墙两侧的半导体衬底上进行源漏注入。
一种源漏区制造方法， 该方法包括 ：
在栅极结构两侧的半导体衬底上进行轻掺杂漏注入 ； 所述轻掺杂漏注入所用杂质 14 14 剂量为每平方厘米上 3×10 ～ 6×10 个原子 ；
为栅极结构形成侧墙， 并在所述侧墙两侧的半导体衬底上进行源漏注入。
一种源漏区制造方法， 该方法包括 ：
在栅极结构两侧的半导体衬底上进行轻掺杂漏注入 ； 所述轻掺杂漏注入所用能量 14 14 为 4 ～ 7 千焦耳， 杂质剂量为每平方厘米上 3×10 ～ 6×10 个原子 ；
为栅极结构形成侧墙， 并在所述侧墙两侧的半导体衬底上进行源漏注入。
可见， 采用本发明的技术方案， 使用比现有 LDD 工艺高的能量或比现有 LDD 工艺低 的杂质剂量， 或同时使用比现有 LDD 工艺高的能量和比现有 LDD 工艺低的杂质剂量， 这样， LDD 注入后的结深将变深， 杂质浓度梯度将降低， 从而后续在进行退火等热过程时， 杂质的 扩散相对来说比较困难， 即使得器件对温度的敏感性降低， 易于控制。
附图说明
图 1 为本发明源漏区制造方法实施例的流程图。 图 2 为采用现有以及本发明所述 LDD 注入工艺时器件对温度的敏感性变化情况示意图。 图 3 为采用现有以及本发明所述 LDD 注入工艺时， 标准阈值电压的 PMOS 管的饱和 电流和漏电流之间的关系示意图 ；
图 4 为采用现有以及本发明所述 LDD 注入工艺时， 高阈值电压的 PMOS 管的饱和电 流和漏电流之间的关系示意图。
具体实施方式
针对现有技术中存在的问题， 本发明中提出一种改进的源漏区制造方法， 在进行 LDD 注入时， 使用比现有 LDD 工艺高的能量或比现有 LDD 工艺低的杂质剂量， 较佳地， 还可同 时使用比现有 LDD 工艺高的能量和比现有 LDD 工艺低的杂质剂量。
为使本发明的目的、 技术方案、 及优点更加清楚明白， 以下参照附图并举实施例， 对本发明所述方案作进一步地详细说明。
图 1 为本发明源漏区制造方法实施例的流程图。假设本实施例中同时对 LDD 注入 的能量和杂质剂量进行改变。如图 1 所示， 包括以下步骤 ：步骤 21 ： 在栅极结构两侧的半导体衬底上进行 LDD 注入 ； 所述 LDD 注入所用能量 2 14 14 为 4 ～ 7KJ， 杂质剂量为每 cm 上 3×10 ～ 6×10 个原子。
本实施例中， 采用低于现有 LDD 工艺的能量和高于现有 LDD 工艺的杂质剂量进行 LDD 注入。基于之前的介绍可知， 现有 LDD 注入时所用的能量通常小于 3KJ， 而本实施例中， 能量提高到 4 ～ 7KJ， 从而使结深变深， 而且 4 ～ 7KJ 的能量也不会使结深变得过深， 从而 2 15 影响 LDD 注入工艺的原有性能 ； 另外， 现有 LDD 注入时， 杂质剂量约为每 cm 上 1×10 个原 2 14 子， 本实施例中将杂质剂量降低到每 cm 上 3×10 ～ 6×1014 个原子， 从而降低 LDD 注入后 的杂质浓度梯度。由于结深变深且杂质浓度梯度降低， 因此， 后续在进行退火等热过程时， 杂质的扩散相对来说就会变得比较困难， 从而使得器件对温度的敏感性降低， 易于控制。
步骤 22 ： 为栅极结构形成侧墙。
步骤 23 ： 在侧墙两侧的半导体衬底上进行源漏注入。
步骤 22 和 23 的具体实现与现有技术中相同， 不再赘述。
图 2 为采用现有以及本发明所述 LDD 注入工艺时器件对温度的敏感性变化情况示 意图。如图 2 所示， 若采用现有 LDD 注入工艺， 温度 (Temperature) 每变化一摄氏度， 器件 的饱和电流 (IDSAT) 将变化 6.6567 微安 / 微米 (uA/um)， 而如果采用本发明所述 LDD 注入 工艺， 温度每变化一摄氏度， 器件的 IDSAT 将变化 4.5714uA/um， 可见， 器件对温度的敏感性 明显降低。
另外， 采用本发明所述 LDD 注入工艺， 还能对器件的其它性能进行改善。图 3 为 采用现有以及本发明所述 LDD 注入工艺时， 标准阈值电压 (STV) 的 PMOS 管的饱和电流 (IDSAT) 和漏电流 (IOFF) 之间的关系示意图， 其中漏电流的单位为皮安 / 微米 (PA/UM)， 饱 和电流的单位为毫安 / 微米 (MA/UM) ； 可以看出， 在饱和电流相同的情况下， 对应的漏电流 也基本相同 ； 图 4 为采用现有以及本发明所述 LDD 注入工艺时， 高阈值电压 (HTV) 的 PMOS 管的饱和电流和漏电流之间的关系示意图， 可以看出， 在饱和电流相同时， 采用本发明所述 LDD 注入工艺能够降低漏电流。
以上所述， 仅为本发明的较佳实施例而已， 并非用于限定本发明的保护范围。 凡在 本发明的精神和原则之内， 所作的任何修改、 等同替换、 改进等， 均应包含在本发明的保护 范围之内。