SOI 晶片及其形成方法 【技术领域】
本发明涉及半导体技术领域， 尤其涉及 SOI 晶片及其形成方法。背景技术 目 前， 作 为 可 以 使 半 导 体 装 置 高 性 能 化 的 半 导 体 衬 底， SOI(Silicon on Insulator， 绝缘体上硅 ) 晶片受到广泛重视。SOI 晶片包括硅基底、 绝缘绝缘层和顶部硅 层， 这样的结构有如下优势 ： (1) 可以用于制造 0.1μm 以下线条的大规模集成电路， 从而可 以消除在体硅中制造如此高集成度器件所产生的各种寄生效应 ； (2) 可以用于制造各种袖 珍设备所需要的高速低功耗半导体器件 ； (3) 可以用于制造抗核辐照的半导体器件 ； (4) 形 成 MOS 器件的局部隔离， 提高隔离器件的允许工作电压。因此， 业界普遍认为， SOI 材料是 未来大规模集成电路主导产业的基础材料。
现有制造 SOI 材料的方法有三种。其中之一为注氧隔离技术， 是目前制造 SOI 材 料所采用的主要方法。 其要点是， 如图 1 所示， 提供一单晶硅片 1， 将氧离子 2 注入到单晶硅 片中， 经过高温退火， 在单晶硅片 1 内形成绝缘层 3。这种绝缘层将原有的单晶硅片 1 分隔 成两部分 ： 顶部硅层 4 和硅基底 5。
第二种方法为 “键合 SOI” 技术， 该方法形成的 SOI 晶片在质量方面特别好。 在该技 术中， 如图 2 所示， 将第一单晶硅片 10 和第二单晶硅片 12 的表面互相紧密地粘合在一起， 其中第一单晶硅片 10 或第二单晶硅片 12 表面具有用氧化等方法形成的绝缘层 14， 对其进 行退火以增强粘合界面的连接 ； 参考图 3， 其后对第二单晶硅片 12 的非粘合面进行抛光或 刻蚀以便在绝缘层 14 上留下厚度较薄的顶部硅层 12a。 本技术中最重要一点是将衬底减薄 的步骤。
第三种方法为 “Smart Cut” 技术， 如中国专利申请 200710161139 中公开的方案中 提及的 ： 如图 4 所示， 提供第一单晶硅片 20 ； 在第一单晶硅片 20 的粘合面上形成绝缘层 22， 形成方法可利用热氧化等方式。通过绝缘层 22， 将氢离子 24 注入第一单晶硅片 20 内， 形 成均匀的离子注入层 26。在离子注入后， 对第一单晶硅片 20 进行行热处理 ； 此热处理， 是 在剥离工艺之前， 预先使离子注入层 26 的 “注入界面” 的机械性强度减弱的处理， 也可避免 “注入界面” 在以后的工艺中被剥离而得到的 SOI 膜表面的 “粗糙度” 增大。在对第一单晶 硅片 20 和第二单晶硅片 30 表面进行洁净化处理后， 如图 5 所示， 将第一单晶硅片 20 和第 二单晶硅片 30 进行紧密粘合 ； 然后进行热处理工艺， 使第一单晶硅片 20 上的绝缘层 22 与 第一单晶硅片的接合强度提高。 参考图 6， 将第一单晶硅片 20 的离子注入层 26 上的硅衬底 从第一单晶硅片 20 上机械地进行剥离， 形成 SOI 晶片。
现有形成 SOI 晶片的三种方法都有一定的缺陷 ： 注氧隔离技术中氧气的注入和退 火工艺后， 会使单晶硅片的晶格被破坏， 极大地降低了绝缘层的绝缘性能， 进而降低了 SOI 材料的质量。
而 “键合 SOI” 技术中要将厚达几百微米左右的硅衬底均匀地抛光或刻蚀到几微米 或甚至 1 微米或更小， 这从技术上讲在可控性和均匀性方面是非常困难的， 而且制作成本
非常高 ； 另外， 在键合形成 SOI 过程中， 如在键合表面中有污染物或因为键合表面的较差的 平整度而存在凹凸不平， 则会有孔隙在键合界面处出现， 影响 SOI 晶片的质量。
“Smart Cut” 技术对工艺精度要求很高， 制作难度大， 且成本高。 发明内容 本发明解决的问题是提供一种 SOI 晶片及其形成方法， 防止绝缘层的绝缘性能 差， SOI 晶片质量差， 制作成本高。
为解决上述问题， 本发明一种 SOI 晶片的形成方法， 包括 ： 提供单晶硅片， 所述单 晶硅片上形成有掩膜层 ； 刻蚀掩膜层和单晶硅片， 形成若干沟槽 ； 在沟槽侧壁及底部形成 第一绝缘层 ； 刻蚀去除沟槽底部第一绝缘层 ； 沿沟槽刻蚀沟槽下方的单晶硅片， 形成空洞 ； 处理空洞内壁， 形成第二绝缘层 ； 在沟槽及空洞内填充满绝缘物质层。
可选的， 所述掩膜层包括第一膜层和位于第一膜层上的第二膜层。
可选的， 所述第一膜层的材料为氧化硅， 第二膜层的材料为氮化硅。
可选的， 形成第一绝缘层的方法为热氧化法、 热氮化法或化学气相沉积法。
可选的， 所述第一绝缘层的材料是氧化硅或氮化硅， 厚度为 1nm ～ 10μm。
可选的， 刻蚀去除底部第一绝缘层的方法为等离子体刻蚀或离子束刻蚀， 采用的 气体为氩气。
可选的， 刻蚀单晶硅片的方法为干法刻蚀法， 采用气体为 XeF2 或 HNO3 和 HF 的混合 气体。
可选的， 形成第二绝缘层的方法为热氧化法或等热氮化法。
可选的， 所述第二绝缘层材料为氧化硅或氮化硅。
可选的， 填充绝缘物质层的方法为低压化学气相沉积法或旋涂法。
可选的， 所述绝缘物质层为氧化硅或包含磷、 硼、 碳、 氮和氢的氧化硅。
一种 SOI 晶片， 包括 ： 单晶硅片 ； 位于单晶硅片内的沟槽 ； 位于单晶硅片内且与沟 槽连通的空洞 ； 位于沟槽侧壁的第一绝缘层 ； 位于空洞内壁的第二绝缘层 ； 填充满沟槽和 空洞的绝缘物质层。
可选的， 所述第一绝缘层的材料是氧化硅或氮化硅， 厚度为 1nm ～ 10μm。
可选的， 所述第二绝缘层材料为氧化硅或氮化硅。
可选的， 所述绝缘物质层为氧化硅或包含磷、 硼、 碳、 氮和氢的氧化硅。
与现有技术相比， 本发明具有以下优点 ： 通过在单晶硅片内形成沟槽和空洞， 然后 在沟槽和空洞内形成绝缘层和绝缘物质层作为 SOI 晶片的绝缘层， 且空洞内的绝缘物质层 将单晶硅片分隔离为硅基底和顶层硅。此工艺的绝缘氧化硅是通过沉积或旋涂工艺形成 的， 不但解决了注氧隔离技术中氧气的注入和退火工艺使单晶硅片的晶格被破坏， 降低了 绝缘绝缘层的绝缘性能的问题 ； 而且也无需考虑如 “键合 SOI” 技术中因键合表面中有污染 物或因为键合表面的较差的平整度而存在凹凸不平， 而有孔隙在键合界面处出现的问题 ； 同时， 相对于 “Smart Cut” 技术， 工艺简单， 制作成本低， 形成的 SOI 晶片的质量高， 并能与 标准体硅 CMOS 工艺制程兼容。
附图说明 图 1 是现有注氧隔离技术形成 SOI 晶片的示意图 ；
图 2 至图 3 是现有 “键合 SOI” 技术形成 SOI 晶片的示意图 ；
图 4 至图 6 是现有 “Smart Cut” 技术形成 SOI 晶片的示意图 ；
图 7、 图 8、 图 9、 图 10、 图 11a、 图 11b、 图 12a、 图 12b、 图 13a、 图 13b 是本发明工艺 形成 SOI 晶片的实施例示意图 ；
图 14 是本发明形成 SOI 晶片的具体实施方式流程图。
具体实施方式
现有制作 SOI 晶片的几种方法或者会对单晶硅片的晶格造成破坏， 影响 SOI 晶片 的绝缘能力， 或者工艺复杂， 制造成本高， 形成的 SOI 晶片质量差。本发明的实施方式通过 在单晶硅片内形成沟槽和空洞， 然后在沟槽和空洞内形成绝缘层和绝缘物质层作为 SOI 晶 片的绝缘层， 且空洞内的绝缘物质层将单晶硅片分隔离为硅基底和顶层硅。此工艺的绝 缘氧化硅是通过沉积或旋涂工艺形成的， 不但解决了注氧隔离技术中氧气的注入和退火工 艺使单晶硅片的晶格被破坏， 降低了绝缘层的绝缘性能的问题 ； 而且也无需考虑如 “键合 SOI” 技术中因键合表面中有污染物或因为键合表面的较差的平整度而存在凹凸不平， 而有 孔隙在键合界面处出现的问题 ； 同时， 相对于 “Smart Cut” 技术， 工艺简单， 制作成本低， 形 成的 SOI 晶片的质量高。
图 14 是本发明形成 SOI 晶片的具体实施方式流程图。 如图 14 所示， 执行步骤 S11， 提供单晶硅片， 所述单晶硅片上形成有掩膜层 ； 执行步骤 S12， 刻蚀掩膜层和单晶硅片， 形 成若干沟槽 ； 执行步骤 S13， 在沟槽侧壁及底部形成第一绝缘层 ； 执行步骤 S14， 刻蚀去除沟 槽底部第一绝缘层 ； 执行步骤 S15， 沿沟槽刻蚀沟槽下方的单晶硅片， 形成空洞 ； 执行步骤 S16， 处理空洞内壁， 形成第二绝缘层 ； 执行步骤 S17， 在沟槽及空洞内填充满绝缘物质层。
基于上述实施方式形成的 SOI 晶片， 包括 ： 单晶硅片 ； 位于单晶硅片内的沟槽 ； 位 于单晶硅片内且与沟槽连通的空洞 ； 位于沟槽侧壁的第一绝缘层 ； 位于空洞内壁的第二绝 缘层 ； 填充满沟槽和空洞的绝缘物质层。
下面结合附图对本发明的具体实施方式做详细的说明。
图 7、 图 8、 图 9、 图 10、 图 11a、 图 11b、 图 12a、 图 12b、 图 13a、 图 13b 是本发明工艺 形成 SOI 晶片的实施例示意图。如图 7 所示， 提供单晶硅片 100， 所述单晶硅片的厚度为 500μm ～ 1500μm ； 用热氧化方法在单晶硅片 100 上形成厚度为 1nm ～ 1μm 的第一膜层 102a， 所述第一膜层 102a 的材料为氧化硅 ； 用化学气相沉积方法在第一膜层 102a 上形成 厚度为 1nm ～ 1μm 的第二膜层 102b， 所述第二膜层 102b 的材料为氮化硅 ； 其中， 第一膜层 102a 和第二膜层 102b 构成掩膜层 102， 其作用为在后续刻蚀及研磨过程中， 使单晶硅片 100 不被破坏。
参考图 8， 在单晶硅片 100 内形成若干沟槽 103。具体形成工艺如下 ： 用旋涂法在 掩膜层 102 上形成光刻胶层 ( 未图示 )， 经过曝光显影工艺后， 在光刻胶层上定义出若干沟 槽光刻胶图形 ； 以光刻胶层为掩膜， 沿沟槽光刻胶图形刻蚀掩膜层 102， 形成沟槽图形 ； 去 除光刻胶层后， 以掩膜层 102 为掩膜， 沿沟槽图形刻蚀单晶硅片 100， 形成沟槽 103。
本实施例中， 所述沟槽 103 的宽度为 10nm ～ 50μm， 深度为 50nm ～ 50μm。沟槽103 的个数取决于后续形成于沟槽 103 下方的空洞是否能连接在一起以将单晶硅片 100 分 隔成硅基底和顶层硅。
如图 9 所示， 在掩膜层 102 及沟槽侧壁形成厚度为 1nm ～ 10μm 的第一绝缘层 104， 所述第一绝缘层 104 的材料为氧化硅或氮化硅， 第一绝缘层 104 的作用为绝缘隔离， 防止后 续填充至沟槽内的物质扩散至单晶硅片 100 中 ； 如果第一绝缘层 104 的材料为氧化硅， 则形 成方法为热氧化法， 如果第一绝缘层 104 的材料为氮化硅， 则形成方法为热氮化法或化学 气相沉积法。
参考图 10， 用干法刻蚀法去除掩膜层 102 上及沟槽底部的第一绝缘层 104。所述 干法刻蚀采用的气体为氩气。
如图 11a 和 11b 所示， 沿沟槽对沟槽下方的单晶硅片 100 进行各向同性刻蚀， 形成空 洞 106。所述各向同性刻蚀为湿法刻蚀， 采用的溶液为 XeF2 溶液或 HNO3 和 HF 的混合溶液。
本实施例中， 空洞 106 的深度为 50nm ～ 50μm。
如果一个空洞 106 就足以将单晶硅片 100 分隔， 上述在单晶硅片 100 内形成一个 沟槽即可。
而通常单晶硅片 100 的面积较大， 而工艺限制无法形成一个沟槽后， 沿沟槽对单 晶硅片 100 进行各向同性刻蚀即能形成将单晶硅片 100 分隔的空洞 106。 因此， 在单晶硅片 100 内形成的沟槽数量是较多的， 在经过各向同性刻蚀后， 空洞 106 之间距离一种情况如图 11a 所示， 大概有 10nm ～ 1000nm 纳米的间隔 ； 而另一种情况则如图 11b 所示， 空洞 106 之 间完全连通。 参考图 12a 和 12b， 对空洞 106 内壁进行处理， 形成厚度为 10nm ～ 1000nm 的第二 绝缘层 108， 所述第二绝缘层 108 的材料可以是氧化硅或氮化硅， 其作用为绝缘隔离， 防止 后续填充至空洞内的物质扩散至单晶硅片 100 中。其中， 如果第二绝缘层 108 的材料为氧 化硅， 则形成方法为热氧化法 ； 如果第二绝缘层 108 的材料为氮化硅， 则形成方法为等热氮 化法。
继续参考图 12a， 由于在形成空洞 106 时， 各空洞 106 之间存在一定的距离， 经过对 空洞 106 内壁的氧化， 空洞 106 之间互相连接在一起， 起到了分隔单晶硅片 100 的目的。
参考图 12b， 在这种情况下， 由于在形成空洞 106 时， 空洞 106 之间已经完全连通， 起到了分隔单晶硅片 100 的目的。因此， 只需在空洞 106 内壁形成第二绝缘层 108 即可起 到隔离作用。
如图 13a 和 13b 所示， 在沟槽和空洞 106 内填充满绝缘物质层 110。具体工艺如 下： 用低压化学气相沉积法在单晶硅片 100 上形成绝缘物质层 110， 且将绝缘物质层 110 填 充满沟槽和空洞 106 ； 用化学机械抛光法对绝缘物质层 110 进平坦化至露出掩膜层 102。
本实施例中， 所述绝缘物质层 110 的材料为正硅酸乙酯、 多晶硅或硅玻璃等。
所述第一绝缘层 104、 第二绝缘层 108 和绝缘物质层 110 构成 SOI 晶片的绝缘层。 并且第一绝缘层 104、 第二绝缘层 108 和绝缘物质层 110 将单晶硅片分隔成硅基底 100b 和 顶层硅 100a。
基于上述实施例形成的 SOI 晶片包括 ： 单晶硅片 100 ； 沟槽 103， 位于单晶硅片 100 内， 其深度为 50nm ～ 50μm ； 空洞 106， 位于单晶硅片 100 内且与沟槽 103 连通， 其深度为 50nm ～ 50μm ； 第一绝缘层 104， 位于沟槽 103 侧壁 ； 第二绝缘层 108， 位于空洞 106 内壁， 各
空洞 106 直接连接在一起或通过第二绝缘层 108 连接在一起 ； 绝缘物质层 110， 填充满沟槽 103 和空洞 106。
其中， 第一绝缘层 104 和第二绝缘层 108 的作用为防止填充至沟槽 103 和空洞 106 的绝缘物质层 110 扩散至单晶硅片 100 中。
其中， 第一绝缘层 104、 第二绝缘层 108 和绝缘物质层 110 将单晶硅片分隔成硅基 底 100b 和顶层硅 100a。
虽然本发明已以较佳实施例披露如上， 但本发明并非限定于此。任何本领域技术 人员， 在不脱离本发明的精神和范围内， 均可作各种更动与修改， 因此本发明的保护范围应 当以权利要求所限定的范围为准。