《不通过打线即实现电性连接的芯片封装结构及其制作方法.pdf》由会员分享，可在线阅读，更多相关《不通过打线即实现电性连接的芯片封装结构及其制作方法.pdf（17页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN101996960A43申请公布日20110330CN101996960ACN101996960A21申请号200910166435222申请日20090817H01L23/13200601H01L23/482200601H01L23/48200601H01L21/50200601H01L21/60200601H01L25/075200601H01L25/06520060171申请人宏齐科技股份有限公司地址中国台湾新竹市72发明人汪秉龙杨宏洲张正儒74专利代理机构隆天国际知识产权代理有限公司72003代理人吕俊清54发明名称不通过打线即实现电性连接的芯片封装结构及其制作方法5。
2、7摘要一种不通过打线即实现电性连接的芯片封装结构及其制作方法，该封装结构包括一封装单元、一半导体芯片、一第一绝缘层、多个第一导电层、一第二绝缘层及多个第二导电层。该封装单元具有一容置槽。该半导体芯片容置于该容置槽内，该半导体芯片具有多个导电焊垫。该第一绝缘层形成于所述多个导电焊垫之间。所述多个第一导电层成形于该第一绝缘层及该封装单元上，每一个第一导电层的一端电性连接于相对应的导电焊垫。该第二绝缘层形成于所述多个第一导电层之间，使得所述多个第一导电层彼此绝缘。所述多个第二导电层分别成形于所述多个第一导电层的另一相反端上。本发明可省略打线工艺并且可免去因打线而有电性接触不良的情况发生。51INTC。
3、L19中华人民共和国国家知识产权局12发明专利申请权利要求书3页说明书6页附图7页CN101996965A1/3页21一种不通过打线即实现电性连接的芯片封装结构，其特征在于，包括一封装单元，其具有至少一容置槽；至少一半导体芯片，其容置于所述至少一容置槽内，并且所述至少一半导体芯片的上表面具有多个导电焊垫；一第一绝缘单元，其具有至少一形成于所述多个导电焊垫之间的第一绝缘层，以使得所述多个导电焊垫彼此绝缘；一第一导电单元，其具有多个成形于所述至少一第一绝缘层及该封装单元上的第一导电层，并且每一个第一导电层的一端电性连接于相对应的导电焊垫；一第二绝缘单元，其具有至少一形成于所述多个第一导电层之间的第。
4、二绝缘层，以使得所述多个第一导电层彼此绝缘；以及一第二导电单元，其具有多个成形于所述多个第一导电层的另一相反端上的第二导电层。2如权利要求1所述的不通过打线即实现电性连接的芯片封装结构，其特征在于所述至少一半导体芯片为一发光二极管芯片，该封装单元为一荧光材料或一透明材料，并且所述多个导电焊垫分成一正极焊垫及一负极焊垫，此外该发光二极管芯片具有一设置于所述多个导电焊垫的相反端的发光表面。3如权利要求1所述的不通过打线即实现电性连接的芯片封装结构，其特征在于所述至少一半导体芯片为一光感测芯片，该封装单元为一透明材料或一透光材料，并且所述多个导电焊垫至少分成一电极焊垫组及一信号焊垫组。4如权利要求1。
5、项所述的不通过打线即实现电性连接的芯片封装结构，其特征在于所述至少一半导体芯片为一集成电路芯片，该封装单元为一不透光材料，并且所述多个导电焊垫至少分成一电极焊垫组及一信号焊垫组。5如权利要求1所述的不通过打线即实现电性连接的芯片封装结构，其特征在于该第一绝缘层形成于该封装单元及所述至少一半导体芯片上。6如权利要求1所述的不通过打线即实现电性连接的芯片封装结构，其特征在于该第二绝缘单元覆盖于所述多个导电层上。7一种不通过打线即实现电性连接的芯片封装结构的制作方法，其特征在于，包括下列步骤提供至少两个半导体芯片，其中每一个半导体芯片具有多个导电焊垫；形成至少一第一绝缘层于所述多个导电焊垫之间，以使。
6、得所述多个导电焊垫彼此绝缘；将上述至少两个半导体芯片设置于一附着性高分子材料上，其中所述多个导电焊垫面向该附着性高分子材料；将一封装单元覆盖于上述至少两个半导体芯片上；将该封装单元反转并且移除该附着性高分子材料，以使得所述多个导电焊垫外露并朝上；形成多个第一导电层于所述至少一第一绝缘层上并电性连接于所述多个导电焊垫；分别形成多个第二绝缘层于所述多个第一导电层之间；分别形成多个第二导电层于所述多个第一导电层上，以间接地电性连接于所述多个导权利要求书CN101996960ACN101996965A2/3页3电焊垫；以及进行切割，以形成至少两个单个的半导体芯片封装结构。8如权利要求7所述的不通过打线。
7、即实现电性连接的芯片封装结构的制作方法，其特征在于该附着性高分子材料为一具有黏性的可移除式基材，其为玻璃、陶瓷、晶体材料、或胶膜。9如权利要求7所述的不通过打线即实现电性连接的芯片封装结构的制作方法，其特征在于每一个半导体芯片为一发光二极管芯片，该封装单元为一荧光材料或一透明材料，并且所述多个导电焊垫分成一正极焊垫及一负极焊垫，此外该发光二极管芯片具有一设置于所述多个导电焊垫的相反端的发光表面。10如权利要求7所述的不通过打线即实现电性连接的芯片封装结构的制作方法，其特征在于每一个半导体芯片为一光感测芯片，该封装单元为一透明材料或一透光材料，并且所述多个导电焊垫至少分成一电极焊垫组及一信号焊垫。
8、组。11如权利要求7所述的不通过打线即实现电性连接的芯片封装结构的制作方法，其特征在于每一个半导体芯片为一集成电路芯片，该封装单元为一不透光材料，并且所述多个导电焊垫至少分成一电极焊垫组及一信号焊垫组。12如权利要求7所述的不通过打线即实现电性连接的芯片封装结构的制作方法，其特征在于该封装单元通过涂布、喷涂、印刷或压模的方式覆盖于上述至少两个半导体芯片上。13如权利要求7所述的不通过打线即实现电性连接的芯片封装结构的制作方法，其特征在于，上述形成所述至少一第一绝缘层的步骤中，更进一步包括形成一第一绝缘材料于上述至少两个半导体芯片上，以覆盖所述多个导电焊垫；以及移除部分的第一绝缘材料而形成所述至。
9、少一第一绝缘层，以露出所述多个导电焊垫；其中，该第一绝缘材料以印刷、涂布、或喷涂的方式形成于上述至少两个半导体芯片上，并且经过预烤过程以硬化该第一绝缘材料，然后通过曝光、显影、及蚀刻过程的配合以移除上述部分的第一绝缘材料。14如权利要求7所述的不通过打线即实现电性连接的芯片封装结构的制作方法，其特征在于上述形成所述多个第一导电层的步骤中，更进一步包括形成一第一导电材料于所述至少一第一绝缘层、所述多个导电焊垫、及该封装单元上；以及移除部分的第一导电材料，以形成所述多个分别电性连接于所述多个导电焊垫的第一导电层；其中，该第一导电材料以蒸镀、溅镀、电镀、或无电电镀的方式形成于所述至少一第一绝缘层、所。
10、述多个导电焊垫、及该封装单元上，然后通过曝光、显影及蚀刻过程的配合以移除上述部分的第一导电材料。15如权利要求7所述的不通过打线即实现电性连接的芯片封装结构的制作方法，其特征在于上述形成所述多个第二绝缘层的步骤中，更进一步包括形成一第二绝缘材料于所述多个第一导电层及所述至少一第一绝缘层上；以及移除部分的第二绝缘材料而形成所述多个第二绝缘层，以露出所述多个第一导电层的一部分；权利要求书CN101996960ACN101996965A3/3页4其中，该第二绝缘材料以印刷、涂布、或喷涂的方式形成于所述多个第一导电层及所述至少一第一绝缘层上，并且经过预烤过程以硬化该第二绝缘材料，然后通过曝光、显影、及。
11、蚀刻过程的配合以移除上述部分的第二绝缘材料。16如权利要求7所述的不通过打线即实现电性连接的芯片封装结构的制作方法，其特征在于所述多个第二导电层通过蒸镀、溅镀、电镀、或无电电镀的方式形成于所述多个第一导电层上。17如权利要求7所述的不通过打线即实现电性连接的芯片封装结构的制作方法，其特征在于所述多个第一导电层分成多个第一部分导电层及多个第二部分导电层，并且每一个第一部分导电层的一端电性连接于相对应的导电焊垫，每一个第二部分导电层的两端分别电性连接于相对应的导电焊垫，此外所述多个第二绝缘层分别形成于所述多个第一部分导电层及所述多个第二部分导电层之间，再者一部分的第二导电层形成于所述多个第一部分导。
12、电层的另一相反端，其余部分的第二导电层形成于每一个第二部分导电层的中间处。权利要求书CN101996960ACN101996965A1/6页5不通过打线即实现电性连接的芯片封装结构及其制作方法技术领域0001本发明涉及一种半导体芯片封装结构及其制作方法，尤其涉及一种不需通过打线工艺WIREBONDINGPROCESS即可实现倒装芯片式电性连接的半导体芯片封装结构及其制作方法。背景技术0002请参阅图1所示，其为公知以打线工艺制作的发光二极管封装结构的剖面示意图。由图中可知，公知的发光二极管封装结构包括一基底结构1A、多个设置于该基底结构1A上端的发光二极管2A、多条导线3A、及多个荧光胶体4A。
13、。0003其中，每一个发光二极管2A以其发光表面20A背向该基底结构1A而设置于该基底结构1A上，并且每一个发光二极管2A上端的正、负电极区域21A、22A通过两条导线3A以电性连接于该基底结构1A的相对应的正、负电极区域11A、12A。再者，每一个荧光胶体4A覆盖于该相对应的发光二极管2A及两条导线3A上端，以保护该相对应的发光二极管2A。0004然而，公知的打线工艺除了增加制造程序及成本外，有时还必须担心因打线而有电性接触不良的情况发生。再者，由于该两个导线3A的一端皆设置于该发光二极管2A上端的正负电极区域21A、22A，因此当该发光二极管2A通过该发光表面20A进行光线投射时，该两条导。
14、线3A将造成投射阴影，而降低该发光二极管2A的发光品质。0005是以，由上可知，目前公知的发光二极管封装结构，显然具有不便与缺陷存在，而待加以改善。发明内容0006本发明所要解决的技术问题，在于提供一种不通过打线即实现电性连接的芯片封装结构及其制作方法。因为本发明的半导体芯片封装结构不需通过打线工艺即可实现电性连接，因此本发明可省略打线工艺并且可免去因打线而有电性接触不良的情况发生。0007为了解决上述技术问题，根据本发明的其中一种方案，提供一种不通过打线即实现电性连接的芯片封装结构，其包括一封装单元PACKAGEUNIT、至少一半导体芯片SEMICONDUCTORCHIP、一第一绝缘单元FI。
15、RSTINSULATIVEUNIT、一第一导电单元FIRSTCONDUCTIVEUNIT、一第二绝缘单元SECONDCONDUCTIVEUNIT、及一第二导电单元SECONDCONDUCTIVEUNIT。其中，该封装单元具有至少一容置槽。所述至少一半导体芯片，其容置于所述至少一容置槽内，并且所述至少一半导体芯片的上表面具有多个导电焊垫。该第一绝缘单元具有至少一形成于所述多个导电焊垫之间的第一绝缘层，以使得所述多个导电焊垫彼此绝缘。该第一导电单元具有多个成形于所述至少一第一绝缘层及该封装单元上的第一导电层，并且每一个第一导电层的一端电性连接于相对应的导电焊垫。该第二绝缘单元具有至少一形成于所述多。
16、个第一导电层之间的第二绝缘层，以使得所述多个第一导电层彼此绝缘。该第二导电单元具有多个成形于所述多个第一导电层的另一相反端上的第二导电层。说明书CN101996960ACN101996965A2/6页60008为了解决上述技术问题，根据本发明的其中一种方案，提供一种不通过打线即实现电性连接的芯片封装结构的制作方法，其包括下列步骤首先，提供至少两个半导体芯片，其中每一个半导体芯片具有多个导电焊垫；然后，形成至少一第一绝缘层于所述多个导电焊垫之间，以使得所述多个导电焊垫彼此绝缘；接着，将上述至少两个半导体芯片设置于一附着性高分子材料上，其中所述多个导电焊垫面向该附着性高分子材料；接下来，将一封装单。
17、元覆盖于上述至少两个半导体芯片上；紧接着，将该封装单元反转并且移除该附着性高分子材料，以使得所述多个导电焊垫外露并朝上；然后，形成多个第一导电层于所述至少一第一绝缘层上并电性连接于所述多个导电焊垫；接着，分别形成多个第二绝缘层于所述多个第一导电层之间；紧接着，分别形成多个第二导电层于所述多个第一导电层上，以间接地电性连接于所述多个导电焊垫；最后，进行切割，以形成至少两个单个的半导体芯片封装结构。0009其中，上述形成所述至少一第一绝缘层的步骤中，更进一步包括形成一第一绝缘材料于上述至少两个半导体芯片上，以覆盖所述多个导电焊垫；然后，移除部分的第一绝缘材料而形成所述至少一第一绝缘层，以露出所述多。
18、个导电焊垫。其中，该第一绝缘材料以印刷、涂布、或喷涂的方式形成于上述至少两个半导体芯片上，并且经过预烤过程以硬化该第一绝缘材料，然后通过曝光、显影、及蚀刻过程的配合以移除上述部分的第一绝缘材料。0010其中，上述形成所述多个第一导电层的步骤中，更进一步包括形成一第一导电材料于所述至少一第一绝缘层、所述多个导电焊垫、及该封装单元上；然后，移除部分的第一导电材料，以形成所述多个分别电性连接于所述多个导电焊垫的第一导电层。其中，该第一导电材料以蒸镀、溅镀、电镀、或无电电镀的方式形成于所述至少一第一绝缘层、所述多个导电焊垫、及该封装单元上，然后通过曝光、显影及蚀刻过程的配合以移除上述部分的第一导电材料。
19、。0011其中，上述形成所述多个第二绝缘层的步骤中，更进一步包括形成一第二绝缘材料于所述多个第一导电层及所述至少一第一绝缘层上；然后，移除部分的第二绝缘材料而形成所述多个第二绝缘层，以露出所述多个第一导电层的一部分。其中，该第二绝缘材料以印刷、涂布、或喷涂的方式形成于所述多个第一导电层及所述至少一第一绝缘层上，并且经过预烤过程以硬化该第二绝缘材料，然后通过曝光、显影、及蚀刻过程的配合以移除上述部分的第二绝缘材料。0012因此，由上述本发明的半导体芯片封装结构及其制作方法可知，因为本发明的半导体芯片封装结构不需通过打线工艺即可实现电性连接，因此本发明可省略打线工艺并且可免去因打线而有电性接触不良。
20、的情况发生。0013为了能更进一步了解本发明为实现预定目的所采取的技术、手段及功效，请参阅以下有关本发明的详细说明与附图，相信本发明的目的、特征与特点，当可由此得一深入且具体的了解，然而附图仅提供参考与说明用，并非用来对本发明加以限制。附图说明0014图1为公知以打线工艺制作的发光二极管封装结构的剖面示意图；0015图2为本发明不通过打线即实现电性连接的芯片封装结构的制作方法的第一实施例及第二实施例的流程图；以及说明书CN101996960ACN101996965A3/6页70016图2A至图2L分别为本发明不通过打线即实现电性连接的芯片封装结构的第一实施例的剖面流程示意图。0017上述附图中。
21、的附图标记说明如下0018公知0019基底结构1A正电极区域11A0020负电极区域12A0021发光二极管2A发光表面20A0022正电极区域21A0023负电极区域22A0024导线3A0025荧光胶体4A0026本发明0027半导体芯片1导电焊垫100028正极焊垫1000029负极焊垫1010030发光表面1020031第一绝缘层20032封装单元30033第一导电层4第一部分导电层410034第二部分导电层420035第二绝缘层50036第二导电层60037附着性高分子材料A0038第一绝缘材料B10039第一导电材料C10040第二绝缘材料B20041虚线X0042单个半导体芯片封。
22、装结构0043半导体芯片封装结构P1、P20044发光二极管芯片10045导电焊垫100046第一绝缘层20047封装单元30048容置槽300049第一导电层4、40050第二绝缘层50051第二导电层6、6说明书CN101996960ACN101996965A4/6页8具体实施方式0052请参阅图2、及图2A至图2L所示，图2为本发明不通过打线即实现电性连接的芯片封装结构的制作方法的第一实施例及第二实施例的流程图；图2A至图2L分别为本发明不通过打线即实现电性连接的芯片封装结构的第一实施例的剖面流程示意图。0053由上述所述多个图中可知，本发明第一实施例提供一种不通过打线即实现电性连接的芯。
23、片封装结构的制作方法，其包括下列步骤0054步骤S100首先，请配合图2及图2A所示，提供至少两个半导体芯片1，其中每一个半导体芯片1具有多个导电焊垫10。0055步骤S102然后，请配合图2及图2B所示，形成一第一绝缘材料B1于上述至少两个半导体芯片1上，以覆盖所述多个导电焊垫10。其中，该第一绝缘材料B1以印刷、涂布、或喷涂的方式形成于上述至少两个半导体芯片1上，并且经过预烤过程以硬化该第一绝缘材料B1。0056步骤S104接着，请配合图2及图2C所示，移除部分的第一绝缘材料B1而形成至少一第一绝缘层2于所述多个导电焊垫10之间，以露出所述多个导电焊垫10。换言之，通过曝光、显影、及蚀刻过。
24、程的配合，以移除上述部分的第一绝缘材料B1，并且形成上述至少一第一绝缘层2于所述多个导电焊垫10之间，以使得所述多个导电焊垫10彼此绝缘。0057步骤S106紧接着，请配合图2及图2D所示，将至少两个半导体芯片1设置于一附着性高分子材料ADHESIVEPOLYMERICMATERIALA上，并且所述多个导电焊垫10面向该附着性高分子材料A，其中该附着性高分子材料A为一具有黏性的可移除式基材，其为玻璃、陶瓷、晶体材料、或胶膜。以第一实施而言，每一个半导体芯片1可为一发光二极管芯片LEDCHIP。0058步骤S108接着，请配合图2及图2E所示，将一封装单元3覆盖于上述至少两个半导体芯片1上，其中。
25、该封装单元3可通过涂布、喷涂、印刷或压模的方式覆盖于上述至少两个半导体芯片1上。以第一实施而言，该封装单元3可为一荧光材料FLUORESCENTMATERIAL，并且所述多个导电焊垫10分成一正极焊垫POSITIVEELECTRODEPAD100及一负极焊垫NEGATIVEELECTRODEPAD101，此外每一个半导体芯片1具有一设置于所述多个导电焊垫10的相反端的发光表面LIGHTEMITTINGSURFACE102。0059步骤S110然后，请配合图2及图2F所示，将该封装单元3反转并且移除该附着性高分子材料A，以使得所述多个导电焊垫10外露并朝上。0060步骤S112然后，请配合图2及。
26、图2G所示，形成一第一导电材料C1于所述至少一第一绝缘层2、所述多个导电焊垫10、及该封装单元3上。另外，该第一导电材料C1以蒸镀EVAPORATION、溅镀SPUTTERING、电镀ELECTROPLATING、或无电电镀ELECTROLESSPLATING的方式形成于所述至少一第一绝缘层2、所述多个导电焊垫10、及该封装单元3上。0061步骤S114接着，请配合图2及图2H所示，移除部分的第一导电材料C1，以形成多个分别电性连接于所述多个导电焊垫10的第一导电层4。换言之，通过曝光、显影及蚀刻过程的配合以移除上述部分的第一导电材料C1，以使得所述多个第一导电层形成于所述至少一第一绝缘层2及。
27、该封装单元3上并电性连接于所述多个导电焊垫10。0062步骤S116接下来，请配合图2及图2I所示，形成一第二绝缘材料B2于所述多个第一导电层4及所述至少一第一绝缘层2上。此外，该第二绝缘材料B2以印刷、涂布、说明书CN101996960ACN101996965A5/6页9或喷涂的方式形成于所述多个第一导电层4及所述至少一第一绝缘层2上，并且经过预烤PRECURING过程以硬化该第二绝缘材料B2。再者，所述多个第一导电层4分成多个第一部分导电层FIRSTPARTCONDUCTIVELAYER41及多个第二部分导电层SECONDPARTCONDUCTIVELAYER42，并且每一个第一部分导电层。
28、41的一端电性连接于相对应的导电焊垫10，每一个第二部分导电层42的两端分别电性连接于相对应的导电焊垫10。0063步骤S118紧接着，请配合图2及图2J所示，移除部分的第二绝缘材料B2而形成多个第二绝缘层5，以露出所述多个第一导电层4的一部分。换言之，通过曝光、显影、及蚀刻过程的配合，以移除上述部分的第二绝缘材料B2，以使得所述多个第二绝缘层5成形于所述多个第一导电层4之间。再者，所述多个第二绝缘层5分别形成于所述多个第一部分导电层41及所述多个第二部分导电层42之间。0064步骤S120然后，请配合图2及图2K所示，分别形成多个第二导电层6于所述多个第一导电层4上，以电性连接于所述多个导电。
29、焊垫10。此外，所述多个第二导电层6通过蒸镀、溅镀、电镀、或无电电镀的方式形成于所述多个第一导电层4上。再者，一部分的第二导电层6外缘的第二导电层6形成于所述多个第一部分导电层41的另一相反端，其余部分的第二导电层6中心的第二导电层6形成于每一个第二部分导电层42的中间处。0065步骤S122接下来，请配合图2及图2L所示，延着图2K的虚线X进行切割，以形成至少两个单个的半导体芯片封装结构P1、P2。0066其中，每一个半导体芯片封装结构P1、P2包括一半导体芯片1、一封装单元3、一第一绝缘单元、一第一导电单元、一第二绝缘单元、及一第二导电单元。0067再者，该封装单元3具有至少一容置槽30。。
30、该半导体芯片1容置于所述至少一容置槽30内，并且该半导体芯片1的上表面具有多个导电焊垫10。该第一绝缘单元具有至少一形成于所述多个导电焊垫10之间的第一绝缘层2，以使得所述多个导电焊垫10彼此绝缘。0068该第一导电单元具有多个成形于所述至少一第一绝缘层2及该封装单元3上的第一导电层4、4，并且每一个第一导电层4、4的一端电性连接于相对应的导电焊垫10。该第二绝缘单元具有至少一形成于所述多个第一导电层4、4之间的第二绝缘层5，以使得所述多个第一导电层4、4彼此绝缘。该第二导电单元具有多个成形于所述多个第一导电层4、4的另一相反端上的第二导电层6、6。0069此外，该半导体芯片1与该封装单元3包。
31、括下列不同的选择00701、该半导体芯片1可为一发光二极管芯片，而该封装单元3可为一荧光材料，并且所述多个导电焊垫10分成一正极焊垫100及一负极焊垫101。例如若该发光二极管芯片为一个蓝色发光二极管芯片，则通过该蓝色发光二极管芯片与该荧光材料的配合，即可产生白色光束。00712、该半导体芯片1可为一发光二极管芯片，而该封装单元3可为一透明材料，并且所述多个导电焊垫10分成一正极焊垫100及一负极焊垫101。例如若该发光二极管芯片为一个白色发光二极管芯片，则通过该白色发光二极管芯片与该透明材料的配合，也可产生白色光束。00723、该半导体芯片1可为一光感测芯片LIGHTSENSINGCHIP，。
32、而该封装单元3可为一透明材料或一透光材料TRANSLUCENTMATERIAL，并且所述多个导电焊垫10至少分说明书CN101996960ACN101996965A6/6页10成一电极焊垫组ELECTRODEPADSET及一信号焊垫组SIGNALPADSET。00734、该半导体芯片1可为一集成电路芯片ICCHIP，而该封装单元3可为一不透光材料OPAQUEMATERIAL，并且所述多个导电焊垫10至少分成一电极焊垫组及一信号焊垫组。0074综上所述，因此，由上述本发明的半导体芯片封装结构及其制作方法可知，因为本发明的半导体芯片封装结构不需通过打线工艺即可实现电性连接，因此本发明可省略打线工艺。
33、并且可免去因打线而有电性接触不良的情况发生。0075以上所述，仅为本发明最佳之一的具体实施例的详细说明与附图，本发明的特征并不局限于此，并非用以限制本发明，本发明的所有范围应以所附的权利要求为准，凡合于本发明权利要求的精神与其类似变化的实施例，都应包含于本发明的范畴中，任何本领域的普通技术人员在本发明的领域内，可轻易思及的变化或修饰皆可涵盖在本发明的权利要求。说明书CN101996960ACN101996965A1/7页11图1说明书附图CN101996960ACN101996965A2/7页12图2说明书附图CN101996960ACN101996965A3/7页13图2A图2B图2C说明书附图CN101996960ACN101996965A4/7页14图2D图2E图2F说明书附图CN101996960ACN101996965A5/7页15图2G图2H图2I说明书附图CN101996960ACN101996965A6/7页16图2J图2K说明书附图CN101996960ACN101996965A7/7页17图2L说明书附图CN101996960A。