具有多形态材料的集成电路结构的制备方法.pdf

上传人:111****112 文档编号:1088276 上传时间:2018-03-30 格式:PDF 页数:10 大小:425.09KB
返回 下载 相关 举报
摘要
申请专利号:

CN200810135644.6

申请日:

2008.07.07

公开号:

CN101593670A

公开日:

2009.12.02

当前法律状态:

撤回

有效性:

无权

法律详情:

发明专利申请公布后的视为撤回IPC(主分类):H01L 21/00申请公布日:20091202|||实质审查的生效|||公开

IPC分类号:

H01L21/00; H01L21/02; H01L21/20; H01L21/321; H01L21/768

主分类号:

H01L21/00

申请人:

茂德科技股份有限公司

发明人:

郑紫纶; 巫政达; 庄达淯; 李伟恒

地址:

中国台湾新竹科学工业园

优先权:

2008.5.28 US 12/128,434

专利代理机构:

北京市柳沈律师事务所

代理人:

彭久云

PDF下载: PDF下载
内容摘要

本发明涉及一种具有多形态材料的集成电路结构的制备方法,该方法首先形成前驱层于基板上,该前驱层在转换温度区间有具有相转换特性。之后,在第一温度下进行预定时间的第一热处理工艺,以便将该前驱层转换成具有预定晶相的多形态层,该第一温度高于该转换温度区间的上限。

权利要求书

1.  一种集成电路结构的制备方法,包含:
形成前驱层于基板上,该前驱层在转换温度区间有具有相转换特性;以及
在第一温度下进行预定时间的第一热处理工艺,使该前驱层转换成预定晶相,该第一温度高于该转换温度区间的上限。

2.
  根据权利要求1的集成电路结构的制备方法,其中该基板包含含硅层。

3.
  根据权利要求1的集成电路结构的制备方法,其中该前驱层包含钛及硅。

4.
  根据权利要求1的集成电路结构的制备方法,其中该第一热处理工艺将该前驱层转换成C54相硅化钛层。

5.
  根据权利要求1的集成电路结构的制备方法,其中该第一温度由高温计予以检测,该高温度对该集成电路结构的光特性变化相当灵敏。

6.
  根据权利要求4的集成电路结构的制备方法,其中该转换温度区间介于740与770℃之间。

7.
  根据权利要求1的集成电路结构的制备方法,另包含在第二温度进行第二热处理工艺以便致密化介面结构,该第二温度高于该第一温度。

8.
  根据权利要求1的集成电路结构的制备方法,其中该前驱层包含钴及硅。

9.
  根据权利要求8的集成电路结构的制备方法,其中该第一热处理工艺在545与555℃的温度区间进行。

10.
  根据权利要求9的集成电路结构的制备方法,其中该第一热处理工艺将该前驱层转换成硅化钴层。

11.
  根据权利要求1的集成电路结构的制备方法,其中该前驱层包含钨及硅。

12.
  根据权利要求1的集成电路结构的制备方法,其中该第一热处理工艺在597与603℃的温度区间进行。

13.
  根据权利要求12的集成电路结构的制备方法,该第一热处理工艺将该前驱层转换成硅化钨层。

14.
  根据权利要求2的集成电路结构的制备方法,其在形成该前驱层之前,另包含形成多形态层于该含硅层上,藉以形成该含硅层于该多形态层与该含硅层之间。

15.
  根据权利要求1的集成电路结构的制备方法,其中该第一热处理工艺在低于580℃的温度进行。

16.
  根据权利要求15的集成电路结构的制备方法,其中该第一热处理工艺将该前驱层转换成非晶硅层。

17.
  根据权利要求1的集成电路结构的制备方法,其中该第一热处理工艺在高于580℃的温度进行。

18.
  根据权利要求17的集成电路结构的制备方法,其中该第一热处理工艺将该前驱层转换成多晶硅层。

19.
  根据权利要求1的集成电路结构的制备方法,其中该预定时间介于3至7秒之间。

说明书

具有多形态材料的集成电路结构的制备方法
技术领域
本发明涉及一种具有多形态(polymorphous)材料的集成电路结构的制备方法,特别涉及一种使用快速热处理技术制备具有多形态材料的集成电路结构,使得该多形态材料具有较低电阻的预定晶相。
背景技术
多形态材料(例如硅化钛)已经成最广泛使用于集成电路的自行对准硅化物应用的金属硅化物,其兼具低电阻、自行对准能力及相对较好的热稳定性。然而,硅化钛在高温工艺中倾向团块化(agglomeration)为二种相:C54相及C49相,具有不同的结晶。相较于在较低温度下形成的C49亚稳相(metastable),硅化钛在高温下形成的C54相具有较低电阻及较好稳定性。
使用广泛接受的已知工艺条件制备硅化钛时,首先形成较高电阻的C49相。为了从较高电阻的C49相得到较低电阻的C54相,必须进行另一高温回火工艺,其对金属硅化物或其它集成电路元件可能有不良影响,特别是对较小线宽的工艺。例如,双重掺杂的多晶硅栅极结构对额外的热工艺相当敏感,而高温回火工艺则为额外的热工艺。此外,氮化硅的剥离及破裂亦与额外的热工艺有关。
此外,快速热回火设备是用于进行硅化钛的热处理。大部分的快速热回火机台均使用高温计做为温度传感器,其根据侦测物件的光学特性(例如发射率、吸收率或反射率)而量测物件的温度。然而,物件的光学特性受到晶片上薄膜的反射系数的影响。通过快速热回火而从较高电阻的C49相得到较低电阻的C54相,导致物件必须经历相转换,其在升温过程中引起反射率与发射率变化。由此可知,高温计无法准确地侦测实际温度,亦无法精确地控制温度,因而温度过高现象发生,亦即晶片被过度加热。因此,需要一种不会发生过度加热的C54相硅化钛的制备方法。
Franciscus等人的美国专利US 6,121,061揭示一种在半导体处理室(chamber)处理晶片的方法,其通过热偶计(PID控制器)控制温度,因而不受材料的相转换特性影响。亦即,现有技术并无解决材料的相转换特性所引起的问题。
发明内容
本发明提供一种使用快速热处理技术制备具有多形态材料的集成电路结构,使得该多形态材料具有较低电阻的预定晶相。
本发明的集成电路结构的制备方法的一实施例,进行沉积工艺以形成前驱层于基板上,该前驱层在转换温度区间有具有相转换特性。之后,在第一温度下进行预定时间的第一热处理工艺,以便将该前驱层转换成具有预定晶相的多形态层,该第一温度高于该转换温度区间的上限。
上文已经概略地叙述本发明的技术特征及优点,以使下文的本发明详细描述得以获得较好了解。构成本发明的权利要求标的的其它技术特征及优点将描述于下文。本发明所属技术领域中具有通常知识者应可了解,下文揭示的概念与特定实施例可作为基础而相当轻易地予以修改或设计其它结构或工艺而实现与本发明相同的目的。本发明所属技术领域中具有通常知识者亦应可了解,这类等效的结构并无法脱离权利要求所提出的本发明的精神和范围。
附图说明
通过阅读上文及下列的附图,本发明的技术特征及优点得以获得较好的了解。
图1至图4例示本发明的集成电路结构的制备方法的一实施例。
【主要元件符号说明】
10:集成电路结构
12:基板
14:含硅层
16′:多形态层
16:前驱层
18:钛层
20:氮化钛层
22:介面结构
具体实施方式
图1至图4例示本发明的集成电路结构10的制备方法的一实施例。首先进行沉积工艺以形成介面结构22于基板12上,该基板12具有含硅层14(例如单晶硅层或多晶硅层)。该介面结构22可包含形成该含硅层14上的钛层18以及形成于该钛层18上的氮化钛层20。特而言之,该含硅层14与该钛层18反应而形成前驱层16于该基板12上,如图2所示。该前驱层16的一实施例可为C49相硅化钛层,其包含钛及硅,且在转换温度区间(介于740与770℃之间)具有相转换特性。
参考图3,在第一温度下进行预定时间(例如,至少3秒)的第一热处理工艺,以便将该前驱层16转换成具有预定晶相的多形态层16′。该预定时间的实施例可介于3至10秒之间;优选地,介于3至7秒之间;更优选地,介于5至7秒之间。该第一温度高于770℃,其高于该转换温度区间(介于740与770℃之间)的上限。特而言之,该第一热处理工艺将该前驱层18(具有较高电阻的C49相硅化钛层)转换成具有较低电阻的C54相硅化钛层。该第一热处理工艺的温度控制取决于将该前驱层16转换成具有何种特性。例如,为了达成降低储存节点接触电阻的目的,该第一热处理工艺可在775至800℃的温度区间进行;优选地,775至790℃的温度区间进行;更优选地,777至783℃的温度区间进行。之后,在第二温度进行第二热处理工艺以便致密化该介面结构22;若该第一温度为800℃,则该第二温度优选地为810℃。
参考图4,在777至783℃的温度区间进行的第一热处理工艺可视为该第二热处理工艺的预热(pre-soak)程序,该第二热处理(soak)工艺实质上在810℃进行,用以致密化该介面结构。现有技术1及现有技术2并未使用预热程序,亦即现有技术直接将C49相硅化钛层直接加热到810℃,因而发生明显超过810℃的过热(overshooting)现象,其由C49相硅化钛层的相转换特性造成且引起漏电问题。相对地,本发明通过在777至783℃的温度区间进行的第一热处理工艺作为该第二热处理工艺(实质上在810℃进行)的预热程序,且C49相硅化钛层的相转换完全在该第一热处理工艺中完成。因此,本发明并无相转换特性造成的超过810℃的过热现象。
该前驱层16的另一实施例包含钴及硅,且该第一热处理工艺可在介于545与555℃的温度区间进行,以便将该前驱层16转换成硅化钴层。此外,该前驱层16的另一实施例包含钨及硅,且该第一热处理工艺可在介于597与603℃的温度区间进行,以便将该前驱层16转换成硅化钨层。此外,若该前驱层16的另一实施例仅包含硅,且该第一热处理工艺可在低于580℃的温度下进行,以便将该前驱层16转换成非晶硅层;相对地,若该前驱层16的另一实施例仅包含硅,则该第一热处理工艺可在高于580℃的温度下进行,以便将该前驱层16转换成多晶硅层。
一般而言,本案的多形态材料可为任何具有相转移特性的材料。就本案的目的而言,多形态材料可为(但不限于)下列材料:钛、钴、钼、钒、钨、钽、铌、铬。上述金属材料一般均可采用沉积技术予以制备。此外,转换温度区间取决于在快速热回火中的许多电阻变化的实验结果。在相转换过程中,材料的电阻将持续增加。当该前驱层即将完全转换成该预定晶相时,其电阻将减少且不受温度影响而改变直到团块化(agglomeration)。因此,在转换温度区间的材料的电阻并不相同。
本发明的技术内容及技术特点已揭示如上,然而本发明所属技术领域中具有通常知识者仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰。因此,本发明的保护范围应不限于实施例所揭示者,而应包括各种不背离本发明的替换及修饰,并为权利要求所涵盖。
此外,本案的权利范围并不局限于上文揭示的特定实施例的工艺、设备、制造、物质的成份、装置、方法或步骤。基于本发明教示及揭示工艺、设备、制造、物质的成份、装置、方法或步骤,本发明所属技术领域中具有通常知识者应了解,无论现在已存在或未来开发者,其与本案实施例揭示者以实质相同的方式执行实质相同的功能,而达到实质相同的结果,亦可使用于本发明。因此,权利要求用以涵盖用以此类工艺、设备、制造、物质的成份、装置、方法或步骤。

具有多形态材料的集成电路结构的制备方法.pdf_第1页
第1页 / 共10页
具有多形态材料的集成电路结构的制备方法.pdf_第2页
第2页 / 共10页
具有多形态材料的集成电路结构的制备方法.pdf_第3页
第3页 / 共10页
点击查看更多>>
资源描述

《具有多形态材料的集成电路结构的制备方法.pdf》由会员分享,可在线阅读,更多相关《具有多形态材料的集成电路结构的制备方法.pdf(10页珍藏版)》请在专利查询网上搜索。

本发明涉及一种具有多形态材料的集成电路结构的制备方法,该方法首先形成前驱层于基板上,该前驱层在转换温度区间有具有相转换特性。之后,在第一温度下进行预定时间的第一热处理工艺,以便将该前驱层转换成具有预定晶相的多形态层,该第一温度高于该转换温度区间的上限。 。

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 电学 > 基本电气元件


copyright@ 2017-2020 zhuanlichaxun.net网站版权所有
经营许可证编号:粤ICP备2021068784号-1