横向扩散金属氧化物半导体器件及其制造方法 【技术领域】
本发明是有关于一种半导体器件，且特别是关于一种横向扩散金属氧化物半导体器件及其制造方法。
背景技术
横向扩散金属氧化物半导体(lateral diffused metal oxide semiconductor；LDMOS)晶体管在操作时具有高击穿电压(breakdown voltage)以及低的开启电阻(on-state resistance；Ron)。因此，不论是在典型的电源集成电路上，或是在智能型电源集成电路上，LDMOS晶体管都扮演着极为重要的角色。
早期的LDMOS晶体管，由于其漏极端的高电场与高漏极电流会形成更多带有更高能量的热电子去击穿栅介电层，常造成晶体管寿命的减损。为提升晶体管的寿命，在漏极与栅极之间通常会形成场氧化层，以降低电场的影响。然而，场氧化层的形成却会导致开启电阻增加，造成饱和电流下降。虽然，增加漏极区与沟道区之间的漂移区的掺质浓度可以降低器件的开启电阻，但是却会使得漂移区无法完全耗尽，而导致击穿电压下降。
为克服上述问题，因而发展出一种被称的为双重减少表面电场(doubleReduced Surface Field；RESURF)结构的LDMOS晶体管，其相关内容请参考U.S.Pat.No.6,087,232。由于RESURF结构的横向扩散金属氧化物半导体晶体管在操作时可以使得源极区与漏极区所在的深阱完全耗尽，使源极区与漏极区之间形成均匀的电场，器件的击穿电压可因此而提升，所以，RESURF结构的LDMOS晶体管已成为目前LDMOS晶体管的主流。
然而，除了RESURF结构的LDMOS晶体管之外，目前还需发展更多种可以同时降低体电场(Bulk field)以及表面电场，提升击穿电压，使得器件具有均匀的表面电场，以被广泛应用的横向扩散金属氧化物半导体器件。
【发明内容】
本发明实施例提供一种横向扩散金属氧化物半导体器件以及此器件的制造方法。
依照本发明一实施例，提出一种横向扩散金属氧化物半导体器件。此器件包括具有第一导电型的衬底、具有第二导电型的深阱、缓冲区、具有第一导电型的基体区、具有第二导电型的源极区、具有第一导电型的接触区、具有第二导电型的第一淡掺杂区、具有第二导电型的漏极区、沟道区、栅极结构以及具有第二导电型的第二淡掺杂区。深阱位于衬底中。缓冲区位于深阱中。基体区位于缓冲区中。源极区位于基体区中。接触区位于基体区中。第一淡掺杂区位于深阱中。漏极区位于第一淡掺杂区中。沟道区位于源极区与漏极区之间的部分基体区中。栅极结构覆盖沟道区与部份缓冲区。第二淡掺杂区位于源极区与沟道区之间。
依照本发明另一实施例，提出一种横向扩散金属氧化物半导体器件的制造方法。首先，在具有第一导电型的衬底中形成具有第二导电型的深阱。接着，于深阱中形成具有第二导电型的第一淡掺杂区。之后，于深阱中形成缓冲区。继之，于缓冲区中形成具有第一导电型的基体区。其后，于部分基体区与缓冲区上形成栅极结构，栅极结构所覆盖的基体区定义为沟道区。然后，于基体区中形成具有第二导电型的第二淡掺杂区，第二淡掺杂区邻接沟道区。之后，于基体区与第一淡掺杂区中分别形成具有所述第二导电型的源极区与漏极区。其后，于基体区中形成具有第一导电型的接触区。
本发明实施例所述的横向扩散金属氧化物半导体器件，其在操作时可以同时降低体电场以及表面电场，提升器件的击穿电压。
【附图说明】
图1为依照本发明一实施例所绘示的一种横向扩散金属氧化物半导体器件的剖面与部分俯视图。
图2为依照本发明另一实施例所绘示的一种横向扩散金属氧化物半导体器件的剖面与部分俯视图。
图3为依照本发明又一实施例所绘示的一种横向扩散金属氧化物半导体器件的剖面与部分俯视图。
图4A至4G是依照本发明实施例所绘示的一种横向扩散金属氧化物半导体器件的制造方法流程剖面示意图。
附图标号
100：衬底 124b：N型超淡掺杂区
102：深阱 126：栅介电层
104：掩膜层 128：栅极
106：垫氧化层 134：基体区
108：氮化硅层 136：淡掺杂区
110a、110b、110c：隔离结构 138：间隙壁
112a、112b：主动区 142：源极区
114、127、130、140：光刻胶 144：漏极区
层 146：接触区
116、122、131、132：开口 148：沟道区
118：淡掺杂区 150：栅极结构
124：缓冲区
124a、125：P型超淡掺杂区
【具体实施方式】
横向扩散金属氧化物半导体器件
图1为依照本发明一实施例所绘示的一种横向扩散金属氧化物半导体器件的剖面图与部分俯视图。
请参照图1，横向扩散金属氧化物半导体器件10包括具有第一导电型的衬底100、具有第二导电型的深阱102、栅极结构150、具有第二导电型的源极区142、具有第二导电型的漏极区144、具有第一导电型的接触区146、具有第二导电型的淡掺杂区118、缓冲区124、具有第一导电型的基体区134、具有第二导电型的淡掺杂区136以及沟道区148。第一导电型可为P型或N型，当第一导电型为P型时，第二导电型为N型。当第一导电型为N型时，第二导电型为P型。为方便说明，以下以P型来表示第一导电型，以N型来表示第二导电型。
P型衬底100可为硅衬底或其他半导体衬底。N型深阱102位于P型衬底100中。缓冲区124位于深阱102中。P型基体区134位于缓冲区124中。N型源极区142位于P型基体区134中。P型接触区146位于基体区134中。N型淡掺杂区118位于深阱102中。N型漏极区144位于N型淡掺杂区118中。沟道区148位于源极区142与漏极区144之间的部分基体区134中。栅极结构150覆盖沟道区148与部分的缓冲区124。N淡掺杂区136位于源极区142与沟道区148之间。
所述的缓冲区124设置在P型基体区134与N型深阱102的结之间。换言之，缓冲区124设置在N型深阱102之中，且使得P型基体区134位于其中。
缓冲区124可以是全部为无掺杂区(例如可为所谓的i层(ilayer))、P型超淡掺杂区(所谓地π层)或N型超淡掺杂区(所谓的v层)。所述的超淡掺杂区是指其掺质浓度低于P型基体区134与N型深阱102的掺质浓度，其掺质浓度可为0至1×1017/cm3之间。
所述的无掺杂区可以是所述区域中的N型掺质的浓度实质上恰等于P型掺质的浓度，其N型掺质与P型掺质相互补偿，而使所述区域呈无掺杂。当缓冲区124为P型超淡掺杂区时，其P型掺质浓度实质上低于P型基体区134的掺质浓度。当缓冲区124为N型超淡掺杂区时，其掺质浓度实质上低于N型深阱102的掺质浓度。
所述缓冲区124的存在，可使得器件操作时所形成的耗尽区的宽度(沟道区148+缓冲区124)宽于已知(无缓冲区124)P型基体区134与N型深阱102之间所产生的耗尽区的宽度。如此一来，可降低表面电场与体电场，使得器件的击穿电压大幅增加。
缓冲区124除了可以是全部为无掺杂区、P型超淡掺杂区或N型超淡掺杂区之外，亦可以是由无掺杂区、P型超淡掺杂区或N型超淡掺杂区组合而成的区域。
请参照图2，在另一实施例中，缓冲区124是由多个P型超淡掺杂区124a与多个N型超淡掺杂区124b交替排列而成。各个P型超淡掺杂区124a与各个N型超淡掺杂区124b的延伸方向与沟道148长度L的延伸方向实质上平行。在缓冲区124中，P型超淡掺杂区124a的掺质浓度低于P型基体区134的掺质浓度N型超淡掺杂区124b的掺质浓度低于N型深阱102的掺质浓度。
请参照图3，在又一实施例中，除了缓冲区124外，横向扩散金属氧化物半导体器件10可更包括P型超淡掺杂区125。P型超淡掺杂区125配置于P型基体区134与缓冲区124之间，其掺质浓度介于P型超淡掺杂区124a与P型基体区134之间。
图2与图3的实施例所示的横向扩散金属氧化物半导体器件10的缓冲区124，除了可使器件在操作时，产生较宽的耗尽区外，亦可通过交替设置的P型超淡掺杂区124a与N型超淡掺杂区124b使得电场的分布更为均匀。如此一来，可使得器件的击穿电压大幅且均匀地增加。
请再参考图1～3，横向扩散金属氧化物半导体器件10可更包括隔离结构110a、110b与110c，用以界定主动区。隔离结构110a覆盖部份深阱102、基体区134、缓冲区124与衬底100。隔离结构110b覆盖部份深阱102与淡掺杂区118。隔离结构110c覆盖部份深阱102、淡掺杂区118与衬底100。隔离结构110a与隔离结构110b彼此之间的区域界定为主动区112a；隔离结构110b与隔离结构110c之间的区域界定为主动区112b。除了可界定主动区外，隔离结构110b亦可减少漏极区144电场的影响，提升器件的使用寿命。
横向扩散金属氧化物半导体器件制作方法
图4A至4G是依照本发明一实施例所绘示的一种横向扩散金属氧化物半导体器件的制造方法流程剖面示意图。
请参照图4A，在衬底100中形成深阱102。衬底100例如是P型衬底；深阱102例如是N型深阱。深阱102可以藉由离子注入工艺来形成，其注入离子例如是磷；注入剂量例如是1×1012～4×1012/cm2；注入能量例如是150～180KeV。
接着，在衬底100上形成掩膜层104，裸露出预定形成隔离结构的区域。掩膜层104例如是由垫氧化层106与氮化硅层108所组成。
接着，请参照图4B，进行局部热氧化工艺，以在掩膜层104所裸露的区域形成隔离结构110a、110b、110c。之后，移除掩膜层104，裸露出隔离结构110a、110b之间的主动区112a以及隔离结构110b、110c之间的主动区112b。接着，形成光刻胶层114，并利用光刻工艺形成开口116，使裸露出主动区112b。然后，再进行离子注入工艺，在开口116所裸露的主动区112b中形成N型淡掺杂区118。离子注入工艺所注入的离子例如是磷；注入剂量例如是2×1012～1×1013/cm2；注入能量例如是200～250KeV。
之后，请参照图4C，移除光刻胶层114。然后，形成另一层光刻胶层120，并进一步利用光刻工艺形成开口122。开口122裸露出部分的主动区112a。然后，再进行离子注入工艺，在开口122所裸露的主动区112a中形成缓冲区124。离子注入工艺所注入的离子为P型，例如是硼；注入能量例如是160～200KeV。注入剂量则与缓冲区124最终的导电型有关。
当所欲形成的缓冲区124为无掺杂区，则所注入的P型离子的剂量必须实质上相当于N型深阱102所注入的N型离子的的剂量，以使所注入的P型离子恰好完全补偿所述处的深阱102的N型离子，以使得最终的缓冲区124呈现无掺杂。
当所欲形成的缓冲区124为P型超淡掺杂区，则所注入的P型离子的剂量必须略大于N型深阱102的剂量，以使所注入的P型离子完全补偿所述处的深阱102的N型离子，并留有少许未被补偿的P型离子，以使得最终的缓冲区124呈现P型超淡掺杂。注入剂量例如是2×1012～8×1012/cm2。
相反地，当缓冲区124为N型超淡掺杂区，则所注入的P型离子的剂量必须小于N型深阱102的剂量，以使得所述处深阱102中部分的N型离子被所注入的P型离子所补偿，且仍留有少许未被补偿的N型离子，以使得最终的缓冲区124呈现N型超淡掺杂。
若预定形成的缓冲区124是由如图2所示的交替排列的多个P型超淡掺杂区与多个N型超淡掺杂区所构成时，则可以利用类似上述的方法，仅通过光刻胶图案以及离子注入条件的改变即可形成。更具体地说，可以在衬底100上先形成第一层光刻胶层(未绘示)。第一光刻胶层具有多个第一开口，裸露出预定形成P型超淡掺杂区124a的区域，然后，以上述形成P型超淡掺杂区的方法，使用足以完全补偿且略大于深阱102的N型离子的注入剂量的P型离子注入工艺来形成。之后，将第一光刻胶层移除，再另外形成第二层光刻胶层(未绘示)。第二光刻胶层具有多个第二开口，裸露出预定形成N型超淡掺杂区124b的区域，然后，以上述形成N型超淡掺杂区的方法，使用略小于且可以补偿部分深阱102的N型离子的注入剂量的P型离子注入工艺来形成。
请参照图4C-1，当横向扩散金属氧化物半导体器件还包括第三超淡掺杂区125(如图3)时，则在移除光刻胶层120之后，后续形成栅介电层126之前，先形成图案化的光刻胶层127，并利用光刻工艺形成开口131。接着，进行离子注入工艺，于缓冲区124中形成第三超淡掺杂区125。离子注入工艺所注入的离子为P型，例如是硼；注入能量例如是120～160KeV；注入剂量例如是8×1012～2×1013/cm2。之后，再将图案化的光刻胶层127移除。
其后，请参照图4D，移除光刻胶层120。然后，在衬底100之上形成栅介电层126与整层之栅极128。栅介电层126之材质例如是氧化硅，形成的方法例如是热氧化法。栅极128之材质例如是掺杂多晶硅，形成的方法例如是化学汽相沉积法。之后，在栅极128上形成光刻胶层130，并利用光刻工艺形成开口132，以裸露出缓冲区124上部分的栅极128。接着，将开口132所裸露的栅极128以例如刻蚀工艺移除，刻蚀过程中亦将移除部份被移除之栅极下方的栅氧化层126。
接着，进行离子注入工艺，再进行退火，以于缓冲区124中形成P型基体区134。离子注入工艺所注入的离子为P型，例如是硼；注入能量例如是110～150KeV；注入剂量例如是1×1013～6×1013/cm2。
之后，请参照图4E，移除残留的光刻胶层130，并以另一光刻与刻蚀工艺将整层的栅极128再次图案化，以形成栅极128。之后，以栅极128为掩膜，进行N型离子注入工艺，以在P型基体区134中形成N型淡掺杂区136。N型离子注入工艺所注入的离子例如是磷或是砷；注入能量例如是30～60KeV；注入剂量例如是2×1012～8×1012/cm2。
之后，请参照图4F，在栅极128的侧壁形成间隙壁138。间隙壁138的形成方法例如是先形成一层间隙壁材料层，然后，再进行各向异性刻蚀工艺。在进行各向异性刻蚀工艺，或后续的清洗过程中，未被栅极128以及间隙壁138所覆盖的栅极介电层128将被移除。
然后，在衬底100的上形成光刻胶层140。接着，进行N型离子注入工艺，以在P型基体区134中形成N型源极区142，并在N型淡掺杂区118中形成N型漏极区144。N型离子注入工艺所注入的离子例如是磷或是砷；注入能量例如是50～65KeV；注入剂量例如是2×1015～5×1015/em2。
其后，请参照图4G，将光刻胶层140移除，然后，于P型基体区134中形成P型接触区146。P型接触区146形成的方法可以采用一般形成掺杂区的方法，于此不再赘述。
在以上的实施例是以LDNMOS来说明，然而，本发明并不以此为限。本发亦可以应用于LDPMOS中，其结构与制造方法仅需将上述导电型加以改变即可。更具体地说，LDPMOS仅需将上述LDNMOS中导电型为N型的掺杂区、淡掺杂区、超淡掺杂区变更为导电型为P型的掺杂区、淡掺杂区、超淡掺杂区；并将导电型为P型的掺杂区、淡掺杂区、超淡掺杂区分别变更为导电型为N型的掺杂区、淡掺杂区、超淡掺杂区。
综合以上所述，本发明实施例所述的横向扩散金属氧化物半导体器件的制造方法简易且可以与现有的工艺整合。此外，本发明实施例所述的横向扩散金属氧化物半导体器件，其在操作时可以同时降低体电场以及表面电场，提升击穿电压。此外，本发明实施例所述的横向扩散金属氧化物半导体器件，还可在操作时可以具有均匀的表面电场，使电位均匀分布，以提升击穿电压。由于本发明实施例的横向扩散金属氧化物半导体器件可以使得器件的击穿电压大幅增加，因此，可以作为高压器件。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何本领域技术，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围以权利要求所界定范围为准。