A/D转换器以及A/D转换方法 【技术领域】
本发明涉及A/D转换器以及A/D转换方法。
背景技术
作为高速且高精度的A/D转换器，例如有流水线(pipeline)A/D转换器。流水线A/D转换器具有级联连接的多个转换级(stage)，从第一个转换级输出数字输出信号的上位位，在第二级以后依次进行流水线动作而输出下位位。各个转换级具有子A/D转换器与MDAC(Multiplying D/A Converter，乘法D/A转换器)。
在流水线A/D转换器的高速化中，要求各转换级的MDAC中使用的运算放大器的高速化和高精度化。为了实现运算放大器的高速化，功耗变得非常大，并且高速化中存在界限，它们成为A/D转换器的高速化的瓶颈。
为了实现流水线A/D转换器的高速化，在非专利文献1中示出了如下方案：将转换级的级联列作为单位A/D转换器，将它们多个并行地配置，时分地并行地进行A/D转换处理，从而达成高速化。
流水线A/D转换器的转换级的运算放大器在转换处理时针对每半个时钟周期处于有源状态与复位状态。在非专利文献2中，示出了如下方案：在利用上述现象使用多个单位A/D转换器时分地进行并行处理的A/D转换器中，通过在相邻的单位A/D转换器中的并行的转换级中针对每半个时钟时分地共用运算放大器，实现低功耗化。
非专利文献1：Arias，J.；Boccuzzi，V.；Quintanilla，L.；Enriquez，L.；Bisbal，D.；Banu，M.；Barbolla，J.；“Low-power pipeline ADC for wireless LANs”，Solid-State Circuits，IEEEJournal of Volume 39，Issue 8，Aug.2004，pp.1338-1340
非专利文献2：Conroy，C.S.G.；Cline，D.W.；Gray，P.R.“An 8-b 85-MS/s parallel pipeline A/D converter in 1-μmCMOS”，Solid-State Circuits，IEEE Journal of Volume 28，Issue 4，April.1993，pp.447-454
如非专利文献1与非专利文献2那样，通过使用多个单位A/D转换器时分地进行并行处理而可以实现A/D转换器的高速化。但是，由于使用多个单位A/D转换器，所以发生多个单位A/D转换器间的输入的通道间误差，所以成为使A/D转换器的精度劣化的要因。
作为单位A/D转换器间的通道间误差的要因，可以举出各单位A/D转换器中分别保有的运算放大器的增益误差、偏置误差、转换级的采样电容器的电容值误差等。在这些中，基于运算放大器的单位A/D转换器的通道间误差可以通过如非专利文献2那样时分地共用运算放大器的结构来消除，但无法完全消除其他单位A/D转换器间的误差。
另外，在使用A/D转换器的系统中，有时由于输入信号的变化等要因，系统的要求变化，对A/D转换器的转换频率、精度的要求规格变化。在以往的结构中，存在即使在将转换频率与最大转换频率相比设为低速的情况下，也无法减轻单位A/D转换器的通道间误差这样的课题。
【发明内容】
本发明的目的在于，针对来自系统的要求，在A/D转换器的转换频率与最大转换频率相比为低速的情况下，削减单位A/D转换器的通道间误差，使得以最佳的精度动作，从而提供精度更高的A/D转换器、以及A/D转换方法。
为了解决上述课题，本发明的第一方面提供一种A/D转换器，该A/D转换器通过时分地进行并行处理的第一至第n单位A/D转换器将模拟输入信号转换成数字输出信号，其中，n是2以上的整数，其特征在于，
上述第一至第n单位A/D转换器分别具有级联连接的第一至第m转换级，其中，m是2以上的整数，
通过从外部输入的与A/D转换器的转换频率对应的控制信号，从上述第一至第n单位A/D转换器中选择单位A/D转换器，设定动作的单位A/D转换器的数量。
本发明的第二方面提供一种A/D转换器，该A/D转换器通过时分地进行并行处理的第一、第二单位A/D转换器将模拟输入信号转换成数字输出信号，其特征在于，
上述第一单位A/D转换器具有该第一单位A/D转换器用的级联连接的第一至第m转换级，其中，m是2以上的整数，
上述第二单位A/D转换器具有该第二单位A/D转换器用的级联连接的第一至第m转换级，其中，m是2以上的整数，
上述第一以及第二单位A/D转换器各自的转换级共有在每半个时钟周期为了该第一以及第二单位A/D转换器地转换级中的某一个而进行运算放大动作的运算放大器，
通过从外部输入的与A/D转换器的转换频率对应的控制信号，从上述第一以及第二单位A/D转换器中选择单位A/D转换器，设定动作的单位A/D转换器的数量。
本发明的第三方面的A/D转换器在第一方面所述的A/D转换器中，其特征在于，
上述第一至第n单位A/D转换器在各自的上述第一转换级的前级，分别具有对模拟输入信号进行采样的采样保持电路，
通过从外部输入的与A/D转换器的转换频率对应的控制信号，从上述第一至第n单位A/D转换器中选择单位A/D转换器，设定动作的单位A/D转换器的数量。
本发明的第四方面的A/D转换器在第二方面所述的A/D转换器中，其特征在于，
上述第一以及第二单位A/D转换器在其上述第一转换级的前级，分别具有对模拟输入信号进行采样的采样保持电路，
上述第一以及第二单位A/D转换器的上述采样保持电路在该两个采样保持电路之间，具备在每半个时钟周期进行该各采样保持电路用的运算放大动作的运算放大器，
通过从外部输入的与A/D转换器的转换频率对应的控制信号，从上述第一以及第二单位A/D转换器中选择单位A/D转换器，设定动作的单位A/D转换器的数量。
本发明的第五方面的A/D转换器在第一方面所述的A/D转换器中，其特征在于，
上述第一至第n单位A/D转换器中的至少两个以上的单位A/D转换器具有设置在邻接的两个单位A/D转换器的转换级间的、在每半个时钟周期在邻接的两个单位A/D转换器中的某一个的转换级中进行运算放大的运算放大器，
通过与A/D转换器的转换频率对应的控制信号，从上述第一至第n单位A/D转换器中选择单位A/D转换器，设定进行并行处理的多个单位A/D转换器的数量。
本发明的第六方面的A/D转换器在第三方面所述的A/D转换器中，其特征在于，
上述第一至第n单位A/D转换器中的至少两个以上的单位A/D转换器具有设置在邻接的两个单位A/D转换器的上述采样保持电路以及转换级间的、在每半个时钟周期在邻接的两个单位A/D转换器中的某一个的采样保持电路以及转换级中进行运算放大的运算放大器，
通过与A/D转换器的转换频率对应的控制信号，从上述第一至第n单位A/D转换器中选择单位A/D转换器，设定进行并行处理的多个单位A/D转换器的数量。
本发明的第七方面的A/D转换器在第二方面所述的A/D转换器中，其特征在于，
邻接的两个单位A/D转换器的各转换级具有各开关电路，该各开关电路与第一电容器和参照电压相连接，该参照电压是将使用子A/D转换器对上述输入的模拟信号进行A/D转换而得到的信号通过子D/A转换器进行D/A转换而得到的，
上述邻接的两个单位A/D转换器的各级的转换级具有与上述共有的运算放大器的输入端子分别时分地连接的各开关，
在不进行并行处理的单位A/D转换器中，以使该单位A/D转换器的各级的转换级的与上述运算放大器的输入端子时分地连接的上述开关成为断开的方式，通过从外部输入的与A/D转换器的转换频率对应的控制信号，选择该邻接的单位A/D转换器中的某一个的各级的转换级，使它们中的上述开关成为断开。
本发明的第八方面的A/D转换器在第四方面所述的A/D转换器中，其特征在于，
邻接的两个单位A/D转换器的各转换级具有各开关电路，该各开关电路与第一电容器和参照电压相连接，该参照电压是将使用子A/D转换器对上述输入的模拟信号进行A/D转换而得到的信号通过子D/A转换器进行D/A转换而得到的，
上述邻接的两个单位A/D转换器的上述采样保持电路以及各级的转换级具有与上述共有的运算放大器的输入端子分别时分地连接的各开关，
在不进行并行处理的单位A/D转换器中，以使该单位A/D转换器的采样保持电路以及各级的转换级的与上述运算放大器的输入端子时分地连接的上述开关成为断开的方式，通过从外部输入的与A/D转换器的转换频率对应的控制信号，选择该邻接的单位A/D转换器中的某一个的上述采样保持电路以及各级的转换级，使它们中的上述开关成为断开。
本发明的第九方面提供一种A/D转换器，该A/D转换器通过使用时分地动作的至少两个通道，并在上述两个通道间时分地使用运算放大器而共用运算放大器，来将输入的模拟信号转换成数字信号，其特征在于，具有：
与向上述运算放大器的输入端子连接的开关；以及
设置在上述开关的与向上述运算放大器的输入端子相反的一侧端上连接的电容器、和参照电压之间的开关，该参照电压是将使用子A/D转换器对上述输入的模拟信号进行A/D转换而得到的信号通过子D/A转换器进行D/A转换而得到的。
本发明的第十方面的A/D转换器在第一至第九方面中的任意一个所述的A/D转换器中，其特征在于，具有：
控制电路，将与从外部输入的决定PLL电路的输出时钟频率的频率选定信号对应的控制信号分别输出给上述第一至第n单位A/D转换器；以及
上述PLL电路，上述PLL电路被输入从上述外部输入的频率选定信号，向上述第一至第n单位A/D转换器分别输出A/D转换器的转换时钟，
通过与上述频率选定信号对应的控制信号，从上述第一至第n单位A/D转换器中，选择进行并行处理的多个单位A/D转换器。
本发明的第十一方面的A/D转换器在第一至第九方面中的任意一个所述的A/D转换器中，其特征在于，
具备对A/D转换器的转换频率进行检测的检测电路，
该检测电路通过与A/D转换器的转换频率对应的控制信号，从上述第一至第n单位A/D转换器中，决定进行并行处理的多个单位A/D转换器。
本发明的第十二方面提供一种使用了A/D转换器的A/D转换方法，该A/D转换器通过时分地进行并行处理的第一至第n单位A/D转换器将模拟输入信号转换成数字输出信号，其中，n是2以上的整数，其特征在于，
上述第一至第n单位A/D转换器分别使用具有级联连接的第一至第m转换级的A/D转换器，其中m是2以上的整数，
通过从外部输入的与A/D转换器的转换频率对应的控制信号，从上述第一至第n单位A/D转换器中选择单位A/D转换器，设定动作的单位A/D转换器的数量。
本发明的第十三方面提供一种使用了A/D转换器的A/D转换方法，该A/D转换器通过时分地进行并行处理的第一、第二单位A/D转换器将模拟输入信号转换成数字输出信号，其特征在于，
上述第一单位A/D转换器具有该第一单位A/D转换器用的级联连接的第一至第m转换级，其中，m是2以上的整数，
上述第二单位A/D转换器具有该第二单位A/D转换器用的级联连接的第一至第m转换级，其中，m是2以上的整数，
上述第一以及第二单位A/D转换器各自的转换级共有在每半个时钟周期为了该第一以及第二单位A/D转换器的转换级中的某一个而进行运算放大动作的运算放大器，
通过从外部输入的与A/D转换器的转换频率对应的控制信号，从上述第一以及第二单位A/D转换器中选择单位A/D转换器，设定动作的单位A/D转换器的数量。
本发明的第十四方面提供一种A/D转换方法，通过使用时分地动作的至少两个通道，并在上述两个通道间时分地使用运算放大器而共有运算放大器，来将输入的模拟信号转换成数字信号，其特征在于，
在仅利用上述两个通道中的一个通道的动作就足够的转换频率的情况下，
使不使用的通道用的与向上述运算放大器的输入端子连接的开关成为断开，
使设置在上述开关的与向上述运算放大器的输入端子相反的一侧端上连接的电容器、和参照电压之间的开关成为断开，该参照电压是将使用子A/D转换器对上述输入的模拟信号进行A/D转换而得到的信号通过子D/A转换器进行D/A转换而得到的。
发明效果
根据本发明，提供一种A/D转换器，该A/D转换器通过时分地进行并行处理的第一至第n单位A/D转换器将模拟输入信号转换成数字输出信号，其中，n是2以上的整数，其特征在于，上述第一至第n单位A/D转换器分别具有级联连接的第一至第m转换级，其中，m是2以上的整数，通过从外部输入的与A/D转换器的转换频率对应的控制信号，从上述第一至第n单位A/D转换器中选择单位A/D转换器，设定动作的单位A/D转换器的数量，所以具有如下效果：即使在A/D转换器动作的转换频率与最大转换频率相比为低速时，通过控制信号减少并行处理的单位A/D转换器的数量，或者使用一个单位A/D转换器进行A/D转换处理，可以降低多个单位A/D转换器间的通道间误差。
另外，根据本发明，提供一种A/D转换器，该A/D转换器通过时分地进行并行处理的第一、第二单位A/D转换器将模拟输入信号转换成数字输出信号，其特征在于，上述第一单位A/D转换器具有级联连接的该第一单位A/D转换器用的第一至第m转换级，其中，m是2以上的整数，上述第二单位A/D转换器具有级联连接的该第二单位A/D转换器用的第一至第m转换级，其中，m是2以上的整数，上述第一以及第二单位A/D转换器各自的转换级共有在每半个时钟周期为了该第一以及第二单位A/D转换器的转换级中的某一个而进行运算放大动作的运算放大器，通过从外部输入的与A/D转换器的转换频率对应的控制信号，从上述第一以及第二单位A/D转换器中选择单位A/D转换器，设定动作的单位A/D转换器的数量，所以具有如下效果：即使在相邻的单位A/D转换器时分地共用运算放大器的结构的情况下，当在系统的要求上A/D转换器的转换频率与最大转换频率的一半相比为低速的情况下，通过使用一个单位A/D转换器进行A/D转换处理，可以降低单位A/D转换器间的通道间误差。
另外，根据本发明，上述第一至第n单位A/D转换器在各自的第一转换级的前级，分别具有对模拟输入信号进行采样的采样保持电路，通过从外部输入的与A/D转换器的转换频率对应的控制信号，从上述第一至第n单位A/D转换器中选择单位A/D转换器，设定动作的单位A/D转换器的数量，所以具有如下效果：即使在具有采样保持电路的情况下，可以仅使用第一单位A/D转换器来进行A/D转换，使A/D转换处理成为高精度化。
另外，根据本发明，上述第一以及第二单位A/D转换器在其第一转换级的前级，分别具有对模拟输入信号进行采样的采样保持电路，上述第一以及第二单位A/D转换器的上述采样保持电路在该两个采样保持电路之间，具备在每半个时钟周期进行该各采样保持电路用的运算放大动作的运算放大器，通过从外部输入的与A/D转换器的转换频率对应的控制信号，从上述第一以及第二单位A/D转换器中选择单位A/D转换器，设定动作的单位A/D转换器的数量，所以具有如下效果：通过与转换频率对应的控制信号，仅使用第一单位A/D转换器来进行A/D转换，可以使A/D转换的处理成为高精度化。
另外，根据本发明，在上述A/D转换器中，其特征在于，具有：控制电路，将与从外部输入的决定PLL电路的输出时钟频率的频率选定信号对应的控制信号分别输出给上述第一至第n单位A/D转换器；以及上述PLL电路，上述PLL电路被输入从外部输入的频率选定信号，向上述第一至第n单位A/D转换器分别输出A/D转换器的转换时钟，通过与上述频率选定信号对应的控制信号，从上述第一至第n单位A/D转换器中，选择进行并行处理的多个单位A/D转换器，所以具有如下效果：在生成控制信号时，无需A/D转换器专用地、独立地从外部输入用于决定A/D转换器的频率的信号，就可以在A/D转换器中选择动作的单位A/D转换器。
另外，根据本发明，具备对A/D转换器的转换频率进行检测的检测电路，该检测电路通过与A/D转换器的转换频率对应的控制信号，从第一至第n单位A/D转换器中，决定进行并行处理的多个单位A/D转换器，所以具有如下效果：自动地选择与来自系统的要求对应的最佳的并行处理数，可以提供高精度的A/D转换器。
【附图说明】
图1是示出本发明的实施方式1中的A/D转换器的例子的电路框图。
图2是本发明的实施方式1中的A/D转换器的时序图。
图3是本发明的实施方式1中的A/D转换器的转换级的电路框图。
图4是本发明的实施方式1中的A/D转换器的转换级的时序图。
图5是示出本发明的实施方式2中的A/D转换器的例子的电路框图。
图6是示出本发明的实施方式2中的A/D转换器的转换级的例子的电路框图。
图7是示出本发明的实施方式3中的A/D转换器的例子的电路框图。
图8是示出本发明的实施方式4中的A/D转换器的例子的电路框图。
图9是示出本发明的实施方式5中的A/D转换器的例子的电路框图。
图10是示出本发明的实施方式6中的A/D转换器的例子的电路框图。
图11是示出本发明的实施方式6中的A/D转换器的转换频率检测电路的例子的电路图。
标号说明
10、200、300A/D转换器
10A/D转换部
121、122至12n单位A/D转换器
20、21转换级
sta1至stan转换级
stb1至stbn转换级
stn1至stnn转换级
13a、13b、13n数字校正电路
fada、fadb、fadn快速A/D转换器
16多路复用电路
17CLK生成电路
22a、33a子A/D转换器
24a子D/A转换器
26a、32a运算放大器
C1a、C2a、C1b、C2b、C3电容器
sw1a至sw6a开关
sw1b至sw6b开关
amp0至ampn运算放大器
34a多路复用电路
30转换频率检测电路
94PLL电路
95控制电路
Z1、Z2阻抗元件
Mn1至Mn3、Mp1、Mp2晶体管
【具体实施方式】
以下，参照附图，对实施方式进行说明。
(实施方式1)
图1是示出本发明的实施方式1的A/D转换器的结构的图。
在图1中，模拟输入信号被输入给A/D转换器10的输入端子11，作为数字输出信号从输出端子14输出。A/D转换器10由流水线型的第一单位A/D转换器121、第二单位A/D转换器122至第n单位A/D转换器12n这n列(n是2以上的整数)构成，在各单位A/D转换器时分地进行了并行处理之后，通过多路复用电路16合成来自各单位A/D转换器的数字输出信号，并输出数字输出信号。即，A/D转换器10的最大转换频率是由单位A/D转换器的最大转换频率与时分地进行并行处理的单位A/D转换器的数量决定的。
第一单位A/D转换器121由级联连接的第一单位A/D转换器121用的第一至第m(m是2以上的整数)转换级sta1、sta2至stam、在其后级级联连接的快速A/D转换器fada、和数字校正电路13a构成。
第二单位A/D转换器122同样地由级联连接的第二单位A/D转换器122用的第一至第m转换级stb1、stb2至stbm、在其后级级联连接的快速A/D转换器fadb、和数字校正电路13b构成。
第n单位A/D转换器12n同样地由级联连接的第n单位A/D转换器12n用的第一至第m转换级stn1、stn2至stnm、在其后级级联连接的快速A/D转换器fadn、和数字校正电路13n构成。
CLK生成电路17从外部被输入A/D转换器10的转换时钟mclk，而生成第一至第n单位A/D转换器121、122至12n的转换时钟clk1、clk2至clkn。
控制信号15是用于从第一、第二至第n单位A/D转换器121、122至12n任意地选择根据A/D转换器10的转换频率动作的单位A/D转换器的控制信号。另外，通过控制信号15，进行多路复用电路16的输入信号的数量的切换，根据情况还进行A/D转换器10的内部时钟的控制。
根据A/D转换器10的输入信号的变更、系统的要求，在该A/D转换器10无需以最大转换频率动作的情况下，无需使用该A/D转换器10具有的多个单位A/D转换器中的所有单位A/D转换器来时分地进行处理。因此，通过控制信号15，决定该A/D转换器10具有的多个单位A/D转换器中的时分地进行并行处理的单位A/D转换器的数量，使用最佳数量的单位A/D转换器来进行并行处理。此时，由于根据进行并行处理的单位A/D转换器的数量，多路复用电路16的输入信号数变化，所以需要变更其控制。
接下来，使用图2对A/D转换器10的动作进行说明。在图2中，为了简化，示出在A/D转换器10中使用n＝2、即第一单位A/D转换器121和第二单位A/D转换器122时分地进行并行处理时的时序图。另外，以后设为n＝2而说明动作。此处，为简化动作说明，以n＝2进行了说明，但即使是n＝3以上时也同样地构成。
在图2中，时钟mclk是A/D转换器10的转换时钟，时钟clk1示出第一单位A/D转换器121的转换时钟，时钟clk2示出第二单位A/D转换器122的转换时钟。时钟mclk的频率是时钟clk1与时钟clk2的两倍的频率。另外，数据d1示出第一单位A/D转换器121的数字输出信号，数据d2示出第二单位A/D转换器122的数字输出信号，数据“数字输出”(digital out)示出A/D转换器10的数字输出信号。
如图2所示，时钟clk1与时钟clk2为时钟mclk的1/2频率且它们的相位相互错开180度，分别在时钟的下降沿对模拟输入信号进行采样。接下来，在通过各单位A/D转换器分别进行了数字转换之后，在时钟clk1与时钟clk2的下降沿输出数据d1与数据d2。接下来，通过多路复用电路16将从第一单位A/D转换器121与第二单位A/D转换器122输出的数据连接在一起，作为A/D转换器10的数字输出信号而输出。
这样，通过第一单位A/D转换器121与第二单位A/D转换器122时分地并行地进行信号处理，实现A/D转换的高速化。此处，在使用多个单位A/D转换器来进行并行处理的情况下，发生单位A/D转换器间的通道间误差，它们成为A/D转换器的特性劣化的原因。作为通道间误差的要因，可以举出转换级中使用的运算放大器的偏置误差、DC增益误差、转换级中使用的采样电容器的误差等。
在本发明的实施方式1中，在A/D转换器的转换频率是最大转换频率的一半以下时，通过控制信号15，使第二单位A/D转换器122停止，第一单位A/D转换器121、第二单位A/D转换器122不时分地进行并行处理，而可以仅通过第一单位A/D转换器121进行A/D转换。
接下来，图3示出转换级的电路框图。对于图3的转换级20，以一个电路模块，示意地示出了第一至第m转换级sta1至stam、第一至第m转换级stb1至stbm、以及第一至第m转换级stn1至stnm中的每一个。转换级20由子A/D转换器22a、子D/A转换器24a、运算放大器26a、第一电容器C1a与第二电容器C2a、五个开关sw1a、sw2a、sw3a、sw4a、sw5a构成。
此处，对于不动作的单位A/D转换器，通过控制信号15将至少用于模拟输入信号的采样的开关sw1a至sw5a设为常时断开即可。通过对不使用的单位A/D转换器进行断电，可以实现低功耗化。
接下来，图4示出第一、第二单位A/D转换器121、122的各转换级的时序图。使用图4，对图3的转换级20的动作进行说明。
如图4所示，各转换级的动作定时可以分成采样期间“采样”、与放大期间“保持”这两个。时钟clksta1示出转换级sta1的动作，时钟clkstb1示出转换级stb1的动作。另外，在图3中记载为“采样”、“保持”的开关分别在采样期间“采样”、放大期间“保持”成为接通。
首先，说明对模拟输入信号进行采样的采样期间“采样”。在采样期间“采样”中，开关sw1a、sw3a、sw5a成为接通，开关sw2a、sw4a是断开，所以模拟输入信号从输入端子11被输入给子A/D转换器22a、和两个电容器C1a与C2a。另外，在采样期间“采样”结束时，开关sw1a、sw3a、sw5a成为断开。为了消除在使开关断开时发生的电荷注入的影响，还可以使开关sw3a比采样期间“采样”先成为断开。
接下来，在放大期间“保持”中，开关sw2a、sw4a成为接通，开关sw1a、sw3a、sw5a成为断开，所以子D/A转换器24a的输出端子23与第一电容器C1a连接，运算放大器26a的输出端子27与第二电容器C2a连接。此时，运算放大器26a的输入端子25成为虚拟接地。在放大期间“保持”结束时，开关sw2a、sw4a成为断开。这些开关动作是完全同步地进行的。
在采样期间“采样”中，模拟输入信号被施加给第一电容器C1a与第二电容器C2a而积蓄电荷。同时，子A/D转换器22a针对模拟输入信号，通过规定的基准电压进行A/D转换。接下来，针对由子A/D转换器22a进行A/D转换而得到的数据，由子D/A转换器24进行D/A转换，决定用于在放大期间“保持”进行加减运算的基准电压。
在放大期间“保持”中，子D/A转换器24a的输出端子23与第一电容器C1a连接，第二电容器C2a与运算放大器26的输出端子27连接。此时，由于运算放大器26的输入端子25是虚拟接地，所以向第一电容器C1a，积蓄与子D/A转换器24a的输出的基准电压相当的电荷。因此，向第二电容器C2a移动如下的电荷，该电荷为从在采样期间“采样”在第一电容器C1a中保存的电荷中减去与上述子D/A转换器24a的输出的基准电压相当的在第一电容器C1a中存在的电荷量而剩下的电荷。在这些电路动作中，通过设定第一与第二电容器C1a、C2a的电容比，可以以任意的倍率对输入电压进行放大并进行加减运算，可以得到期望的输入输出传递函数。
在第一单位A/D转换器121的初级的第一转换级sta1以图4的时钟clksta1动作的情况下，第二转换级sta2如时钟clksta2那样逆相地动作，以下的第三至第m转换级sta3至stam也同样地相互逆相地动作。另外，在使用第一单位A/D转换器121、与第二单位A/D转换器122来时分地进行并行处理的情况下，第二单位A/D转换器122的初级的第一转换级stb1如时钟clkstb1那样动作，第二转换级stb2如时钟clkstb2那样动作，时钟clksta1与clksta2逆相地进行时分动作。
在本实施方式中，在A/D转换器10的转换频率、即时钟mclk的频率以A/D转换器10的最大转换频率的一半以下动作的情况下，通过仅使用多个单位A/D转换器中的第一单位A/D转换器121来进行动作，可以如上所述消除多个单位A/D转换器间的通道间误差，可以实现高精度的A/D转换器。
其中，输入与转换频率对应的控制信号15，从而在第二单位A/D转换器122的所有转换级stb1至stbm中，至少使开关sw1a、sw4a、sw5a成为断开，从而仅使用第一单位A/D转换器121进行动作。这样，在仅使用第一单位A/D转换器121进行动作时，不仅可以在第二单位A/D转换器122的所有转换级使开关成为断开，而且也可以仅在第二单位A/D转换器122的第一转换级stb1中，使开关成为断开。
这样根据本实施方式，提供一种A/D转换器10，通过时分地进行并行处理的第一至第n单位A/D转换器121至12n将模拟输入信号转换成数字输出信号，其中，上述第一至第n单位A/D转换器121至12n分别具有级联连接的第一至第m(m是2以上的整数)转换级，通过从外部输入的与A/D转换器的转换频率对应的控制信号15，从上述第一至第n单位A/D转换器121至12n中选择单位A/D转换器，设定动作的单位A/D转换器的数量，所以具有如下效果：即使在A/D转换器动作的转换频率与最大转换频率相比为低速的情况下，也可以通过控制信号减少进行并行处理的单位A/D转换器的数量，或者使用一个单位A/D转换器进行A/D转换处理，从而降低多个单位A/D转换器间的通道间误差。
(实施方式2)
图5示出本发明的实施方式2的A/D转换器。图5的A/D转换器10由第一单位A/D转换器121、第二单位A/D转换器122、多路复用电路16、和CLK生成电路17构成。
在图5中，第一、第二至第m(m是2以上的整数)运算放大器amp1、amp2至ampm相当于图3示出的运算放大器26a。在第一单位A/D转换器121的第一、第二至第m转换级sta1、sta2至stam、与第二单位A/D转换器122的第一、第二至第m转换级stb1、stb2至stbm之间，分别半时钟交替地时分地共用第一、第二至第m运算放大器amp1、amp2至ampm。在图5中，为简化，示出了A/D转换器10具有第一单位A/D转换器121、与第二单位A/D转换器122这两列时的例子，但与实施方式1同样地可以由n列的单位A/D转换器构成，在相邻的单位A/D转换器的列间进行运算放大器的时分共用。例如，在n＝5时，在第一至第五单位A/D转换器中，既可以在第一、第二单位A/D转换器121、122的列间、以及第三、第四单位A/D转换器123、124的列间进行运算放大器的时分共用，并且，也可以在第二、第三单位A/D转换器122、123的列间、以及第四、第五单位A/D转换器124、125的列间进行运算放大器的时分共用。
如在实施方式1中说明的图3的转换级20的动作那样，在采样期间“采样”中，开关sw1a、sw3a、sw5a成为接通，开关sw2a、sw4a是断开，所以模拟输入信号从输入端子11被输入给子A/D转换器22a、两个电容器C1a与C2a，运算放大器26a不进行信号处理。另外，如图4所示，在并行的单位A/D转换器中相邻的第一、第二单位A/D转换器121、122的第一转换级sta1与stb1由于针对每半时钟交替地转移到放大期间“保持”，所以两者可以交替使用运算放大器amp1。
图6示出在第一单位A/D转换器121的第一转换级sta1、与第二单位A/D转换器122的第一转换级stb1之间，共用了运算放大器amp1时的电路结构的例子。同样地，还可以构成为在第一单位A/D转换器121的第二至第m转换级sta2至stam、与第二单位A/D转换器122的第二至第m转换级stb2至stbm之间，分别共用第二至第m运算放大器amp2至ampm。另外，为简化，简化子A/D转换器而进行图示。另外，在图6中记载为“采样”、“保持”的开关分别与图4的时序图对应，在采样期间“采样”、放大期间“保持”中成为接通。
将运算放大器共用化的转换级21包括：具有第一电容器C1a、第二电容器C2a、开关sw1a、sw2a、sw3a、sw4a、sw5a、第一子D/A转换器24a的转换级sta1；具有第一电容器C1b、第二电容器C2b、开关sw1b、sw2b、sw3b、sw4b、sw5b、第二子D/A转换器24b的转换级stb1；运算放大器26a；用于将该运算放大器26a在转换级sta1与转换级stb1之间共用化的开关sw6a、以及开关sw6b。另外，转换级sta1的开关sw1a至sw5a构成与第一电容器C1a和第一子D/A转换器24a的参照电压连接的开关电路，转换级stb1的开关sw1b至sw5b构成与第一电容器C1b和第二子D/A转换器24b的参照电压连接的开关电路。另外，还可以追加用于对运算放大器的输入端子进行复位的开关。
转换级21的动作也与实施方式1的图3的转换级20同样地，可以通过图4的时序图表示。第一单位A/D转换器121的转换级sta1的采样期间“采样”a1、与第二单位A/D转换器122的转换级stb1的放大期间“保持”b1相等，逆相也是同样的。在采样期间“采样”a1、即保持期间”保持”b1时，开关sw1a、sw3a、sw5a、与开关sw2b、sw4b、sw6b成为接通。相反地，在保持期间“保持”a1、即采样期间“采样”b1中，开关sw2a、sw4a、sw6a、与开关sw1b、sw3b、sw5b成为接通。这样，当开关sw6a在放大期间“保持”a1成为接通时，连接运算放大器26a的输入端子、与转换级sta1的电容器，当开关sw6b在放大期间“保持”b1成为接通时，连接运算放大器26a的输入端子、与转换级stb1的电容器，从而可以将运算放大器26a共用化而作为转换级动作。
此处，输入控制信号15，从而进行开关控制，以在第二单位A/D转换器122的第一转换级stb1中，至少仅使开关sw6b、或者至少使开关sw1b、sw5b、sw6b成为断开，从而可以仅使用第一单位A/D转换器121的转换级sta1至stam来进行运算放大动作。此时，进行开关控制，以在第二单位A/D转换器122的所有转换级stb1至stbm中，仅使开关sw6b、或者使开关sw1b、sw5b、sw6b成为断开，从而可以仅使用第一单位A/D转换器121来进行A/D转换。另外，也可以进行控制，以在仅使第一单位A/D转换器121动作时，同时使第一单位A/D转换器121的第一转换级sta1的开关sw6a总是成为接通，由此，可以消除由于运算放大器的输入端子中的开关sw6a的接通断开而引起的噪音，进行稳定的动作。此时，也可以进行控制，以在第一单位A/D转换器121的第二至第m转换级sta2至stam中，也同样地使开关sw6a总是成为接通，在接下来的第二转换级sta2以后，也可以同样地进行稳定的动作。
另外，在图6中，在不使用第二单位A/D转换器122的通道的情况下，也可以使向运算放大器26a的输入端子上连接的开关sw6b成为断开，使位于上述开关sw6b上连接的第一电容器C1b、与不使用的第二单位A/D转换器122的通道用的参照电压之间的开关sw2b成为断开。
另外，在本发明的实施方式2中，对相邻的单位A/D转换器时分地共用运算放大器的情况进行了说明，但也可以构成为在第一至第n单位A/D转换器121至12n中，某一单位A/D转换器在相邻的单位A/D转换器之间时分地共用运算放大器，其他单位A/D转换器在相邻的单位A/D转换器之间不共用运算放大器。
这样根据本实施方式，提供一种A/D转换器10，通过时分地进行并行处理的第一、第二单位A/D转换器121、122将模拟输入信号转换成数字输出信号，其中，上述第一单位A/D转换器121具有级联连接的该第一单位A/D转换器用的第一至第m(m是2以上的整数)转换级，上述第二单位A/D转换器122具有级联连接的该第二单位A/D转换器用的第一至第m(m是2以上的整数)转换级，上述第一以及第二单位A/D转换器121、122各自的转换级在每半个时钟周期共用为了该第一以及第二单位A/D转换器121、122的转换级中的某一个而进行运算放大动作的运算放大器，通过从外部输入的与A/D转换器10的转换频率对应的控制信号15，从上述第一以及第二单位A/D转换器121、122中选择单位A/D转换器，设定动作的单位A/D转换器的数量，所以具有如下效果：即使在相邻的单位A/D转换器时分地共用运算放大器的结构的情况下，在系统的要求上A/D转换器的转换频率与最大转换频率的一半相比为低速的情况下，通过使用一个单位A/D转换器进行A/D转换处理，可以降低单位A/D转换器间的通道间误差。
(实施方式3)
上述实施方式1的A/D转换器由第一单位A/D转换器121至第n单位A/D转换器12n这n列构成，并如下构成，在第一至第n单位A/D转换器121至12n的级联连接的转换级中，在初级的转换级sta1中开始A/D转换，并依次进行A/D转换。
如图7所示，在本实施方式3的A/D转换器中，在模拟输入信号是高频的情况下，在单位A/D转换器中级联连接的转换级的初级具有采样保持电路sha、shb，可以时分地进行并行处理。在图7中，为了简化，由第一、第二单位A/D转换器121、122构成，但即使单位A/D转换器的数量是3以上，也可以同样地构成。
在采样保持电路sha、shb中，也与转换级同样地，发生通道间误差，所以在进行并行处理时，特性有可能劣化。因此，在本实施方式3的A/D转换器中，可以与实施方式1同样地，通过与A/D转换器的转换频率对应的控制信号15，仅使用多个单位A/D转换器中的第一单位A/D转换器121来进行A/D转换，使A/D转换器的特性成为高精度化。
这样根据本实施方式，第一至第二单位A/D转换器121、122在各自的上述转换级sta1、stb1的前级，分别具有对模拟输入信号进行采样的采样保持电路sha、shb，通过从外部输入的与A/D转换器10的转换频率对应的控制信号15，从上述第一至第二单位A/D转换器中选择单位A/D转换器，设定动作的单位A/D转换器的数量，所以具有如下效果：在具有采样保持电路sha、shb的情况下，可以仅使用第一单位A/D转换器121来进行A/D转换，使A/D转换处理成为高精度化。
(实施方式4)
上述实施方式2的A/D转换器由第一单位A/D转换器121、第二单位A/D转换器122构成，在第一、第二单位A/D转换器121至122的级联连接的转换级中，初级由转换级sta1构成，依次进行A/D转换。
如图8所示，在实施方式4的A/D转换器中，与实施方式3同样地，在第一、第二单位A/D转换器121、122中级联连接的转换级的初级，分别具有第一、第二采样保持电路sha、shb。在第一、第二单位A/D转换器121、122的第一至第m转换级sta1至stam、与第一至第m转换级stb1至stbm之间，分别半时钟交替地时分地共用第一至第n运算放大器amp1、amp2、amp3至ampm。同样地，在第一、第二采样保持电路sha、shb中，也可以时分地共有运算放大器amp0。
在实施方式4的A/D转换器中，可以与实施方式2同样地，通过与转换频率对应的控制信号15，仅使用第一单位A/D转换器121来进行A/D转换，使A/D转换的处理成为高精度化。
这样根据本实施方式，第一以及第二单位A/D转换器121、122在该转换级sta1、stb1的前级，分别具有对模拟输入信号进行采样的采样保持电路sha、shb，上述第一以及第二单位A/D转换器121、122的上述采样保持电路sha、shb在该两个采样保持电路之间，具备针对每半个时钟周期进行用于该各采样保持电路的运算放大动作的运算放大器amp0，通过从外部输入的与A/D转换器10的转换频率对应的控制信号15，从上述第一以及第二单位A/D转换器121、122中选择单位A/D转换器，设定动作的单位A/D转换器的数量，所以具有如下效果：通过与转换频率对应的控制信号15，仅使用第一单位A/D转换器121来进行A/D转换，可以使A/D转换的处理成为高精度化。
(实施方式5)
上述实施方式1至4构成为对于选择进行并行处理的单位A/D转换器的数量的控制信号15，从A/D转换器的外部输入信号。
在本实施方式5中，在搭载有生成供给给A/D转换器的时钟的PLL电路的系统中，使用决定PLL的输出时钟频率的信号来生成输入给A/D转换器的控制信号。
图9示出本发明的实施方式5的A/D转换器的电路框图。
在图9中，A/D转换器200由A/D转换部100、PLL电路94、和控制电路95构成。另外，设为A/D转换部100是与实施方式1的A/D转换器10同样的结构。在PLL电路94中，通过频率选定信号93决定PLL电路94的输出信号时钟mclk的频率，输入给A/D转换部100而作为转换时钟mclk 91。另外，控制电路95被输入频率选定信号93，生成选择进行并行处理的单位A/D转换器的数量的控制信号92，并输出给A/D转换部100。
在本实施方式5的A/D转换器中，对供给A/D转换部的时钟mclk的PLL电路94输入的频率切换用的频率选定信号93被输入给控制电路95，从而使用上述频率选定信号93来生成控制信号，从而在生成控制信号时，无需A/D转换器专用地独立地从外部输入用于决定A/D转换器的频率的信号，而可以在A/D转换器10中选择动作的单位A/D转换器。
这样根据本实施方式，具有：控制电路95，从外部被输入决定PLL电路的输出时钟频率的频率选定信号93，向第一至第n单位A/D转换器121至12n分别输出控制信号92；以及PLL电路94，从外部被输入决定PLL电路94的输出时钟频率的频率选定信号93，向第一至第n单位A/D转换器121至12n分别输出A/D转换器的转换时钟，通过根据决定PLL电路的频率的频率选定信号生成的控制信号，从上述第一至第n单位A/D转换器121至12n中，选择进行并行处理的单位A/D转换器，所以具有如下效果：在生成控制信号时，无需A/D转换器专用地独立地从外部输入用于决定A/D转换器的频率的信号，而可以在A/D转换器10中选择动作的单位A/D转换器。
(实施方式6)
在上述实施方式1、5中，构成为从A/D转换器的外部输入选择动作的单位A/D转换器的数量的控制信号15。
在本实施方式6的A/D转换器中，自动地检测转换频率，选择单位A/D转换器的数量。
图10是示出本发明的实施方式6的A/D转换器的结构的图。
在图10中，A/D转换器300由A/D转换部100、转换频率检测电路30构成。另外，设为A/D转换部100是与实施方式1的A/D转换器10同样的结构。
与实施方式1同样地，模拟输入信号被输入给A/D转换部100的输入端子11，并作为数字输出信号而从输出端子14输出。A/D转换器10的转换时钟mclk被输入给A/D转换器10和转换频率检测电路30。在转换频率检测电路30中，进行转换时钟mclk的频率检测，生成控制信号36并将其输出。与上述控制信号15同样地，控制信号36是在A/D转换部100中选择动作的单位A/D转换器的信号。
图11详细示出图10的转换频率检测电路30的一个例子的电路。在图11中，转换频率检测电路30由n型晶体管Mn1、Mn2、Mn3、p型晶体管Mp1、Mp2、阻抗元件Z1、Z2、电容器C3、运算放大器32a、子A/D转换器33a、以及控制电路34a构成。在上述阻抗元件中，通常使用单晶硅电阻、多晶硅电阻等。
向输入端子31a输入参照电压vb，通过运算放大器32a、晶体管Mn3，端子31b的电压和参照电压vb成为虚拟接地。在阻抗元件Z1中，流过端子31b的电压/阻抗元件Z1的阻抗的恒定电流Iref。
向晶体管Mn1、Mn2的栅端子输入时钟mclk和其反转时钟。在晶体管Mn1导通时，端子31c的电压被复位，在晶体管Mn2导通时，对电容器C3流过电流Iclk，端子31c的电压与端子31b相等。电流Iclk的平均值与时钟mclk的频率成比例地变大。
流过晶体管Mn3和Mp2的电流是电流Iref和Iclk的合计。在晶体管Mp1中，流过对流过晶体管Mp2的电流Iref+Iclk进行镜像的电流。在使晶体管Mp1、与晶体管Mp2的尺寸成为相等的情况下，在两者中流过大致相同的电流Iref+Iclk。
在阻抗元件Z2中，流过电流Iref+Iclk，端子31d的电压成为通过阻抗元件Z2的阻抗×电流Iref+Iclk而得到的电压。即，由于与时钟mclk的频率成比例地得到电流Iclk，所以端子31d的电压值也同样地依赖于频率。
使用子A/D转换器33对与时钟mclk的频率成比例的端子31d的电压电平进行A/D转换，由控制电路34a生成控制信号36。
以下，以实施方式4的图8所示的A/D转换器10为例子进行说明。
在实施方式4示出的A/D转换器10的结构的情况下，A/D转换部100由第一、第二单位A/D转换器121、122构成。因此，本实施方式6的A/D转换器300的转换频率检测电路30的子A/D转换器33a以1bit的分辨率，判定时钟mclk的频率是最大转换频率的一半时的频率即可。在时钟mclk成为最大转换频率的一半的频率以下的情况下，由控制电路34a输出使第二单位A/D转换器122停止的控制信号36。
如上所述根据本实施方式，具备通过时钟mclk对A/D转换器的转换频率进行检测的转换频率检测电路30，该转换频率检测电路30通过根据A/D转换器进行转换处理的转换频率生成的控制信号36，从第一至第n单位A/D转换器121至12n中，选择进行并行处理的多个单位A/D转换器，所以具有如下效果：针对系统要求的A/D转换器的转换频率，自动地选择在A/D转换的处理精度方面最佳的并行处理数，可以提供高精度的A/D转换器。
产业上的可利用性
本发明的A/D转换器、以及A/D转换方法可以使流水线A/D转换器与动作速度对应地，以最佳的精度、功耗动作，对流水线A/D转换器的用途、例如高速、低功耗、低成本地进行电视、录像的影像信号处理、无线LAN等的通信信号处理是有用的。