半导体器件及其制造方法 相关申请
本申请要求2008年7月18日提交的韩国专利申请10-2008-0069924的优先权，通过引用将其全部内容并入本文。
【技术领域】
本公开内容涉及制造半导体器件的方法，更具体涉及包括多层、柱状物型存储节点(multi-layered，pillar type storage node)的半导体器件以及制造所述半导体器件的方法。
背景技术
近来，随着存储器件通过快速发展的小型化半导体加工工艺已经高度集成，单位单元的面积显著地减小并且低电压用作操作电压。然而，虽然单元面积已经减小，但有益的是，保持存储器件操作中所需要的电容量大于25fF/单元以防止刷新时间缩短和软错误(soft error)产生。
在这种情况下，正开发采用高k介电层以确保在下一代DRAM器件中所需电容量的金属绝缘体金属(MIM)型电容器。这样的电容器使用TiN或Ru来形成存储节点。此外，在采用小于50nm的金属化技术的半导体DRAM生产线中，有效的单元面积显著减小，该单元的电容器形成为具有存储节点结构，所述存储节点结构具有诸如圆、椭圆或卵形或柱状物的形状。
然而，当增加具有柱状物形状的存储节点的高度以获得明显更高的电容量时，在相邻存储结点之间产生倾斜现象，如图1所示，并因此可产生电缺陷。
图1是显示现有技术中存储节点倾斜现象的图像。参考图1，由于存储节点朝向彼此倾斜或甚至它们接触在一起，因此在相邻存储节点之间存在桥接(bridge)。
【发明内容】
在一个或更多个实施方案中，半导体器件能够防止在相邻存储节点之间发生倾斜现象，并且一个或更多个实施方案是制造所述半导体器件的方法。
此外，在一个或更多个实施方案中，包括柱状物型存储节点的半导体器件即使在柱状物高度增加时也能够确保大的电容量，并且一个或更多个实施方案是制造所述半导体器件的方法。
一个或更多个实施方案包括半导体器件，所述半导体器件包括：多个多层柱状物型存储节点、支撑每个存储节点并且部分地提供开口至存储节点之间区域的支撑层、覆盖所述存储节点和支撑层的介电层、以及在所述介电层上方形成的板电极(plate electrode)，其中所述支撑层具有一体化结构(integral structure)。
在一个或更多个实施方案中，制造半导体器件的方法包括：形成多个多层柱状物型存储节点，每个多层柱状物型存储节点均掩埋在多个模层(mold layer)中，其中所述多层柱状物型存储节点的最上层由支撑层固定；蚀刻所述支撑层的一部分以形成开口；和通过所述开口供给蚀刻溶液以移除所述多个模层。
在一个或更多个实施方案中，制造半导体器件的方法包括：在衬底上形成第一模层，蚀刻第一模层以形成第一开口区域，形成掩埋在第一开口区域中的第一柱状物型存储节点，在第一模层和第一柱状物型存储节点上形成包括开口的支撑层，其中所述开口作为蚀刻溶液渗透通过的路径，在所述支撑层上形成第二模层，蚀刻所述第二模层和支撑层以形成暴露第一柱状物型存储节点顶表面的第二开口区域，形成掩埋在第二开口区域中的第二柱状物型存储节点，和供给蚀刻溶液以移除第一和第二模层。
【附图说明】
在附图中的图中，通过示例而非限制地来说明各个实施方案。
图1是显示现有技术中存储节点倾斜现象的图像。
图2A是根据一个或更多个实施方案的半导体器件的截面图。
图2B是根据一个或更多个实施方案的半导体器件的透视图。
图3A是根据一个或更多个实施方案的半导体器件的截面图。
图3B是根据一个或更多个实施方案的半导体器件的透视图。
图4A是显示用于一个或更多个实施方案的存储节点结构的透视图。
图4B是用于一个或更多个实施方案的支撑层的平面图。
图4C是用于一个或更多个实施方案的支撑层的图像。
图5A是根据一个或更多个实施方案的半导体器件的透视图。
图5B是根据一个或更多个实施方案的半导体器件的透视图。
图6是根据一个或更多个实施方案的半导体器件的截面图。
图7A～7J是说明根据一个或更多个实施方案制造半导体器件的方法的各阶段截面图。
图8A～8J是说明根据一个或更多个实施方案制造半导体器件的方法的各阶段截面图。
图9A～9K是说明根据一个或更多个实施方案制造半导体器件的方法地各阶段截面图。
图10A～10K是说明根据一个或更多个实施方案制造半导体器件的方法的各阶段截面图。
图11是根据一个或更多个实施方案的多层、柱状物型存储节点的图像。
【具体实施方式】
通过以下描述可理解一个或多个实施方案的其它目的和优点，并且通过参考一个或多个实施方案，所述其它目的和优点将变得显而易见。在图中，将层和区域的尺度放大以清楚地说明。相同附图标记表示相同元件，也应理解，当层、膜、区域或板被称为在另一个层、膜、区域或板“之上/上”时，其可直接在另一个之上。或者，其也可以在一个或更多个中间层、膜和区域之上。但是，也可存在板。
一个或更多个实施方案使用支撑层来防止存储节点在湿浸出工艺(wetdip out process)中倾斜。在一个或更多个实施方案中，存储节点具有柱状物型结构并且将柱状物型存储节点堆叠两次或更多次。为了形成多层、柱状物型存储节点，重复实施沉积和蚀刻模层的工艺两次或更多次。通过沉积和蚀刻模层超过两次，可防止可能由蚀刻所有模层一次所产生的诸如“未打开”的缺陷。此外，与圆柱或凹陷型存储节点相比，通过采用柱状物型存储节点，能够确保相邻存储节点之间充分的间距，这对于高度集成是有利的。
为了防止在模层的湿浸出工艺期间存储节点变得倾斜，形成支撑层用于支撑最上面的存储节点。
在多层、柱状物型存储节点结构中，为了使得下部存储节点的顶部线宽(顶部CD)大于上部存储节点的底部线宽(底部CD)，使得在形成上部存储节点的工艺中的未对准最小化。
为了最大化存储节点层之间的套刻容限同时增加存储节点的有效面积，在通过使用湿化学品加宽开口区域的工艺中，控制工艺以在相邻开口区域之间不导致短路。此外，能够确保存储节点的底部CD。
通过堆叠具有不同湿蚀刻速率的材料形成多个模层。
图2A是根据一个或更多个实施方案的半导体器件的截面图。图2B说明根据一个或更多个实施方案的半导体器件的透视图。
如图2A和2B所示，在衬底11上形成掩埋存储节点接触塞13的层间绝缘层12。在层间绝缘层12上形成连接至存储节点接触塞13的多个双层柱状物型存储节点15A和15B。最上面的柱状物型存储节点15B通过支撑层16A牢固地固定，并且支撑层16A被部分打开。即，支撑层16A具有开口。图2B说明开口16C。存储节点接触塞13包括多晶硅层或金属导电层。半导体器件可还包括：在存储节点接触塞13上的阻挡金属诸如Ti或Ti/TiN。柱状物型存储节点15A和15B包括金属氮化物层、金属层及其组合中的一种。例如，柱状物型存储节点15A和15B包括TiN、Ru、TaN、WN、Pt、Ir及其组合中的一种。
柱状物型存储节点15A和15B形成堆叠的第一柱状物型存储节点15A和第二柱状物型存储节点15B的双层堆叠结构。第一存储节点15A的下部由蚀刻停止层14支撑，并且第一存储节点15A的顶部CD大于第二存储结15B的底部CD。在第一存储节点15A顶表面中形成槽C。在槽C上布置第二存储节点15B的下部，所述槽C可构造进一步稳定的多层柱状物结构。第一存储节点15A的高度H1可小于第二存储节点15B的高度H2。例如，每个柱状物型存储节点的高度为
图3A是根据一个或更多个实施方案的半导体器件的截面图。图3B是根据一个或更多个实施方案的半导体器件的透视图。
如图3A和3B所示，在衬底11上形成其中掩埋存储节点接触塞13的层间绝缘层12。在层间绝缘层12上形成连接至存储节点接触塞13的多个双层叠柱状物型存储节点15A和15B。最上面的柱状物型存储节点15B通过支撑层16B牢固地固定，并且支撑层16B被部分打开。即，支撑层16B具有开口。图3B说明开口16C。存储节点接触塞13包括多晶硅层或金属导电层。半导体器件还可包括在存储节点接触塞13上的阻挡金属诸如Ti或Ti/TiN。柱状物型存储节点15A和15B包括金属氮化物层、金属层及其组合中的一种。例如，柱状物型存储节点15A和15B包括TiN、Ru、TaN、WN、Pt、Ir及其组合中的一种。
柱状物型存储节点15A和15B形成第一柱状物型存储节点15A和第二柱状物型存储节点15B的双层堆叠结构。第一存储节点15A的下部由蚀刻停止层14支撑，并且第一存储节点15A的顶部CD大于第二存储结15B的底部CD。在第一存储节点15A顶表面中形成槽C。在槽C上布置第二存储节点15B的下部，所述槽C可构造进一步稳定的多层柱状物结构。第一存储节点15A的高度H1可小于第二存储节点15B的高度H2。例如，每个柱状物型存储节点的高度为
在一个或更多个实施方案中，支撑层16A支撑第二存储节点15B的上部。而在一个或更多个实施方案中，支撑层16B支撑第二存储节点15B的中部。
图4A是显示用于一个或更多个实施方案中的存储节点结构的透视图。图4B是用于一个或更多个实施方案中的支撑层的平面图。
如图4A所示，第一柱状物型存储节点15A和第二柱状物型存储节点15B形成具有锯齿形阵列(zigzag array)的双层堆叠结构。
参考图4B，形成支撑作为双层堆叠结构最上层的第二存储节点15B的支撑层16A或16B。支撑层16A或16B在其某一区域中具有开口16C。开口16C可规则和重复地布置，并具有花生形状。开口16C用于在后续湿浸出工艺中为湿化学品提供扩散路径。参考图4B，通过开口16C暴露6个相邻第二存储节点的侧壁。在一个或更多个实施方案中，通过开口16C暴露的第二存储节点的数目可等于或大于6。
由于支撑层16A或16B具有支撑与其相邻的第二柱状物型存储节点15B的一体化结构，所以能够非常强地支撑相邻存储节点并防止相邻存储节点之间发生倾斜。同时，支撑层16A或16B可具有支撑第二存储节点外壁的网状结构。然而，由于网状结构可在后续工艺中不可避免地损失，所以网状结构的支撑力变得比一体化结构较弱。即，具有一体化结构的支撑层16A或16B可以以比网状结构的支撑层更强的支撑力来支撑第二存储节点15B。
支撑层16A或16B可包括绝缘层，并且绝缘层可包括氮化物层或未掺杂的多晶硅层。通常，未掺杂的多晶硅层具有绝缘性能。支撑层16A或16B可具有的厚度。在支撑层16A或16B中形成的开口16C在尺寸和数目上没有限制，但是其具有能够提供用于湿蚀刻溶液的路径的最小尺寸和最小数目。
图4C是用于一个或更多个实施方案的支撑层的图像。参考图4C，在支撑层中包含的开口具有花生形状。使用多个开口并且重复布置它们。
图5A是根据一个或更多个实施方案的半导体器件的透视图。图5B是根据一个或更多个实施方案的半导体器件的透视图。
如图5A和5B所示，在衬底11上形成其中掩埋存储节点接触塞(未显示)的层间绝缘层12。在层间绝缘层12上形成连接至存储节点接触塞的多个双层柱状物型存储节点15D和15E。最上面的柱状物型存储节点15E通过支撑层16D牢固地固定，并且支撑层16D被部分打开的。即，支撑层16D具有开口。图4B、5A和5B说明开口16C。柱状物型存储节点15D和15E包括金属氮化物层、金属层及其组合中的一种。例如，柱状物型存储节点15D和15E包括TiN、Ru、TaN、WN、Pt、Ir及其组合中的一种。
柱状物型存储节点15D和15E形成第一柱状物型存储节点15D和第二柱状物型存储节点15E的双层堆叠结构。第一存储节点15D的下部由蚀刻停止层14支撑，并且第一存储节点15D的顶部CD大于第二存储结15E的底部CD。在第一存储结15D顶表面中形成槽，并且在所述槽上布置第二存储节点15E的下部，所述槽可构造进一步稳定的多层柱状物结构。第一存储节点15D的高度可小于第二存储节点15E的高度。例如，每个柱状物型存储节点的高度为
由于支撑层16D具有支撑与其相邻的第二柱状物型存储节点15E的一体化结构，所以能够非常强地支撑相邻存储节点并防止相邻存储节点之间发生倾斜。
在一个或更多个实施方案中，第一存储节点15D的形状与在一个或更多个实施方案中的不同。即，第一存储节点15D可具有阶梯指数(stepindex)结构并因此产生更强的支撑力。
在一个或更多个实施方案中，支撑层16D支撑第二存储节点15E的中部。而在一个或更多个实施方案中，支撑层16D支撑第二存储节点15E的上部。
图6是根据一个或更多个实施方案的半导体器件的截面图。
参考图6，在衬底11上形成其中掩埋存储节点接触塞13的层间绝缘层12。在层间绝缘层12上形成连接至存储节点接触塞13的多个三层柱状物型存储节点15F、15G和15H。最上面的柱状物型存储节点15H通过支撑层16E牢固地固定，并且支撑层16E被部分打开。即，支撑层16E包括开口，所述开口具有图4B中说明的形状。存储节点接触塞13包括多晶硅层或金属导电层。半导体器件还可包括在存储节点接触塞13上的阻挡金属诸如Ti或Ti/TiN。柱状物型存储节点15F、15G和15H包括金属氮化物层、金属层及其组合中的一种。例如，柱状物型存储节点15F、15G和15H包括TiN、Ru、TaN、WN、Pt、Ir及其组合中的一种。
参考图6，柱状物型存储节点15F、15G和15H形成第一柱状物型存储节点15F、第二柱状物型存储节点15G和第三柱状物型存储节点15H的三层堆叠结构。第一存储节点15F的下部由蚀刻停止层14支撑，并且第一存储节点15F的顶部CD大于第二存储结15G的底部CD。第二存储节点15G的顶部CD大于第三存储节点15H的底部CD。
在第一存储结15F顶表面中形成槽C1，并且在所述槽C1上布置第二存储节点15G的下部。而且，在第二存储节点15G的顶表面中形成槽C2，并且在槽C2上布置第三存储节点15H的下部。由于在槽上布置垂直堆叠的存储节点，所以可形成进一步稳定的多层柱状物结构。
第一存储节点15F的高度H1可小于第二存储节点15G的高度H2，第二存储节点15G的高度H2可小于第三存储节点15H的高度H3。例如，每个柱状物型存储节点的高度为
由于支撑层16E具有支撑相邻的第三柱状物型存储节点15H的一体化结构，所以能够非常强地支撑相邻存储节点并防止相邻存储节点之间发生倾斜。
在一个或更多个其它的实施方案中，能够形成4层或更多层柱状物型存储节点结构。
图7A～7J是说明根据一个或更多个实施方案制造半导体器件的方法的截面图。
参考图7A，在衬底21上形成层间绝缘层22之后，形成穿透层间绝缘层22的存储节点接触孔。然后，形成在存储节点接触孔中掩埋的存储节点接触塞23。虽然未显示，但是通常在形成层间绝缘层22之前已经形成位线和包括字线的晶体管。层间绝缘层22由氧化物层形成。存储节点接触塞23通过沉积多晶硅层或金属导电层，然后对所述多晶硅层或金属导电层实施回蚀工艺来形成。虽然未显示，但是在存储节点接触塞23上可形成阻挡金属并且阻挡金属包括Ti或Ti/TiN。
随后，在包括存储节点接触塞23的层间绝缘层22上形成蚀刻停止层24。在此，蚀刻停止层24用作在蚀刻后续的模层时的蚀刻停止层并可由氮化硅(Si3N4)层形成。
然后，在蚀刻停止层24上形成第一模层25。第一模层25由绝缘层形成。具体地，第一模层25通过沉积氧化物层至具有能够确保实现期望的电容量所需面积的厚度来形成。第一模层25可包括氧化物层如硼磷硅酸盐玻璃(BPSG)、旋涂电介质(SOD)、磷硅酸盐玻璃(PSG)、低压原硅酸四乙酯(LPTEOS)、或等离子体增强原硅酸四乙酯(PETEOS)。在一个或更多个实施方案中，第一模层25具有的厚度。
形成第一模层25之后，可实施平坦化工艺，使得后续的光工艺(photoprocess)更容易实施。
通过在第一模层25上涂敷光刻胶并且通过曝光和显影工艺图案化所述光刻胶来形成第一光刻胶图案27。本文中，第一光刻胶图案27是其中限定开口区域的存储节点掩模，其中在开口区域中形成存储节点。在形成第一光刻胶图案27之前，可由非晶碳层或多晶硅层形成第一硬掩模层26，并且可在第一硬掩模层26上形成抗反射涂层(未显示)。
随后，通过使用第一光刻胶图案27作为蚀刻阻挡蚀刻第一硬掩模层26。
参考图7B，移除第一光刻胶图案27之后，使用第一硬掩模层26作为蚀刻阻挡层蚀刻第一模层25。因此，形成多个第一开口区域28。然后，通过蚀刻第一开口区域28之下的蚀刻停止层24暴露存储节点接触塞23的顶表面。
第一开口区域28是其中将掩埋存储节点的孔形区域。因此，其称为存储节点孔。在干蚀刻第一模层25的情况下，第一开口区域28的侧壁可具有89～89.9°的坡度。因此，第一开口区域28具有小于顶部CD的底部CD。
参考图7C，移除第一硬掩模层26之后，在第一模层25上沉积用作存储节点的第一导电层29直至填充第一开口区域28。第一导电层29包括金属氮化物层、金属层及其组合中的一种。例如，第一导电层29包括TiN、Ru、TaN、WN、Pt、Ir及其组合中的一种。
优选地，第一导电层29使用化学气相沉积(CVD)方法或原子层沉积(ALD)方法沉积并具有的厚度。第一导电层29填满第一开口区域28而没有空的空间。
如上所述，沉积第一导电层29之后，实施第一存储节点隔离工艺，如图7D所示。
参考图7D，在第一存储节点隔离工艺中，使用干回蚀或化学机械抛光(CMP)工艺蚀刻第一导电层29。实施第一存储节点隔离工艺直至暴露第一模层25的顶表面，使得第一存储节点101形成为具有在第一开口区域28中掩埋的柱状物形状。通过CMP或干回蚀工艺，从限定第一开口区域28的第一模层25移除第一导电层29。因此，形成第一存储节点101以填充第一开口区域28的内部。
由于第一存储节点101具有填满第一开口区域28内部的形状，所以第一存储节点101形成为柱状物结构。通过第一模层25使彼此邻近的第一存储节点绝缘和隔离。
由于第一开口区域28具有底部CD小于顶部CD的坡度，所以第一开口区域28的形状转移到第一存储节点101。因此，第一存储节点101具有底部CD小于顶部CD的形状。
参考图7E，在其中掩埋第一存储节点101的第一模层25上形成第二模层30。第二模层30可包括绝缘层并优选包括氧化物层。第二模层30可包括氧化物层诸如BPSG、SOD、PSG、LPTEOS或PETEOS。第二模层30可具有的厚度。在此，第二模层30可具有和第一模层25基本上相同、或大于或小于第一模层25的厚度。
然后，在第二模层30上形成支撑层31。形成支撑层31以防止存储节点在后续湿浸出工艺中倾斜，并且支撑层31包括氮化物层。支撑层31可具有的厚度和可由未掺杂的多晶硅层形成。
在支撑层31上形成第一牺牲层32。在此，第一牺牲层32可包括氧化物层如TEOS、BPSG、PSG、未掺杂的硅酸盐玻璃(USG)、SOD或高密度等离子体氧化物(HDP)。第一牺牲层32可具有的厚度。
通过在第一牺牲层32上涂敷光刻胶并且通过曝光和显影工艺图案化所述光刻胶来形成第二光刻胶图案34。在此，第二光刻胶图案34限定其中将形成第二存储节点的开口区域。形成第二光刻胶图案34之前，在第一牺牲层32上可形成由非晶碳层或多晶硅层形成的第二硬掩模层33，并且可在第二硬掩模层33上形成抗反射涂层(未显示)。
随后，使用第二光刻胶图案34作为蚀刻阻挡层蚀刻第二硬掩模层33。
参考图7F，在移除第二光刻胶图案34之后，使用第二硬掩模层33作为蚀刻阻挡层蚀刻第一牺牲层32、支撑层31和第二模层30。结果，形成多个第二开口区域35。然后，通过第二开口区域35暴露第一存储节点101的顶表面。第二开口区域35可具有与第一开口区域28基本上相同的尺寸和形状。
第二开口区域35是其中将掩埋第二存储节点的孔形区域，因此它们被称为存储节点孔。在干蚀刻第二模层30的情况下，第二开口区域35的侧壁可具有89～89.9°的坡度。因此，第二开口区域35具有小于顶部CD的底部CD。当实施干蚀刻工艺以形成第二开口区域时，过蚀刻第一存储节点101以在其顶表面中形成槽C。
参考图7G，移除第二硬掩模层33之后，在其中移除第二硬掩模层33的所得结构的整个表面上沉积用作存储节点的第二导电层，直至填充第二开口区域35。然后，通过实施第二存储节点隔离工艺，形成在第二开口区域35中掩埋的柱状物型第二存储节点102。待成为第二存储节点102的第二导电层包括金属氮化物层、金属层及其组合中的一种。例如，第二导电层包括TiN、Ru、TaN、WN、Pt、Ir及其组合中的一种。使用CVD方法或ALD方法沉积第二导电层以具有例如的厚度并且填满第二开口区域35而没有空的空间。在第二存储节点隔离工艺中，使用干回蚀或CMP工艺蚀刻第二导电层直至移除第一牺牲层32。第一牺牲层32用于保护支撑层31。
由于第二存储节点102具有填充第二开口区域35内部的形状，所以第二存储节点102形成为柱状物结构。通过第二模层30使彼此邻近的第二存储节点绝缘和隔离。由于第二开口区域35具有底部CD小于顶部CD的坡度，所以第二开口区域35的形状转移到第二存储节点102。因此，第二存储节点102具有底部CD小于顶部CD的形状。由于在第一存储节点101顶表面中形成的槽C上布置第二存储节点102的下部，所以第一存储节点101和第二存储节点102彼此牢固接触。
如上所述，参考形成的第二存储节点102的所得结构，通过堆叠第一存储节点101和第二存储节点102形成具有双层柱状物结构的存储节点。
参考图7H，在由如图7G中说明的工艺所形成的所得结构整个表面上形成第二牺牲层36之后，形成第三光刻胶图案37。使用第三光刻胶图案37作为蚀刻阻挡层蚀刻第二牺牲层36，并顺序地部分蚀刻支撑层31。当部分蚀刻支撑层31时，可暴露第二存储节点102顶表面的一部分。
如上所述，通过部分蚀刻支撑层31形成开口31A，其中在后续的湿浸出工艺中湿蚀刻溶液可通过开口31A渗透入所得结构。在支撑层31中形成的开口31A可具有如图4B中说明的形状。开口31A布置为规则和重复的图案。开口31A具有当实施湿浸出工艺时允许湿化学溶液渗透的结构，并提供在实施沉积介电层的后续工艺时用于沉积薄膜的反应气体和源气体扩散的路径。如此，开口31A提供与介电层的台阶覆盖性相关的优点。
当蚀刻支撑层31的一部分时，充分蚀刻支撑层31以形成最小的开口31A，由此保持支撑层31的支撑性能。如果开口31A的数目或尺寸超过期望的数目或尺寸，那么支撑层31的支撑性能可劣化。
参考图7I，通过实施湿浸出工艺移除所有模层。由于第一和第二模层25和30由氧化物层形成，可使用湿化学品诸如氢氟酸(HF)或缓冲氧化物蚀刻剂(BOE)溶液实施湿浸出工艺。湿化学品通过开口31A渗透进入包括第一和第二存储节点101和102的结构并蚀刻模层。
当实施湿浸出工艺时，支撑层31不蚀刻并保持牢固地固定多层存储节点，使得多层存储节点不倾斜。而且，由于存储节点具有多层的、柱状物结构，所以存储节点在湿浸出工艺中不倾斜。由于蚀刻停止层24阻挡湿化学品的流动，所以湿化学品不渗透入存储节点下方的结构。
参考图7J，形成介电层103和板电极104。由于能够通过由支撑层31提供的开口来充分供给源气体和反应气体，所以可更容易地形成介电层103和板电极104。
图8A～8J是根据一个或更多个实施方案制造半导体器件的方法的截面图。
参考图8A，在衬底41上形成层间绝缘层42之后，形成穿透层间绝缘层42的存储节点接触孔。然后，形成填满存储节点接触孔的存储节点接触塞43。虽然未显示，但是通常在形成层间绝缘层42之前已经形成位线和包括字线的晶体管。层间绝缘层42由氧化物层形成。通过沉积多晶硅层或金属导电层、然后对所述沉积层实施回蚀工艺来形成存储节点接触塞43。虽然未显示，但是在存储节点接触塞43上可形成阻挡金属，阻挡金属包括Ti或Ti/TiN。
随后，在其中包括存储节点接触塞43的层间绝缘层42上形成蚀刻停止层44。在此，蚀刻停止层44在蚀刻后续的模层时用作蚀刻停止层并可由氮化硅(Si3N4)层形成。
然后，在蚀刻停止层44上形成第一和第二模层45和46。第一和第二模层45和46的总厚度可为
第一和第二模层45和46由绝缘层形成。第二模层46可具有和第一模层45基本上相同、或大于或小于第一模层45的厚度。第一模层45和第二模层46可由对相同湿蚀刻溶液具有不同蚀刻速率的材料形成。例如，第一模层45由具有高湿蚀刻速率的材料形成，第二模层46由湿蚀刻速率低于第一模层45的材料形成。具有高湿蚀刻速率的材料包括BPSG、SOD或PSG，具有低湿蚀刻速率的材料包括LPTEOS或PETEOS。因此，第一模层45包括BPSG、SOD或PSG，第二模层46包括LPTEOS或PETEOS。高和低湿蚀刻速率取决于氧化物蚀刻溶液。例如，氧化物蚀刻溶液包括HF或BOE溶液。
形成第二模层46之后，可实施平坦化工艺使得后续的光工艺易于实施。
通过在第二模层46上涂敷光刻胶并且通过曝光和显影工艺图案化所述光刻胶来形成第一光刻胶图案48。在此，第一光刻胶图案48是其中限定开口区域的存储节点掩模，其中在开口区域中形成存储节点。形成第一光刻胶图案48之前，在第二模层46上可形成由非晶碳层或多晶硅层形成的第一硬掩模层47，并且可在第一硬掩模层47上形成抗反射涂层(未显示)。
随后，通过使用第一光刻胶图案48作为蚀刻阻挡层蚀刻第一硬掩模层47。
参考图8B，移除第一光刻胶图案48之后，使用第一硬掩模层47作为蚀刻阻挡层蚀刻第二模层46和第一模层45。因此，形成多个第一开口区域49。然后，通过蚀刻第一开口区域49之下的蚀刻停止层44暴露存储节点接触塞43的顶表面。
第一开口区域49是其中将掩埋存储节点的孔形区域，因此它们被称为存储节点孔。在干蚀刻第一模层45和第二模层46的情况下，第一开口区域49的侧壁可具有89～89.9°的坡度。因此，第一开口区域49具有小于其顶部CD的底部CD。
参考图8C，移除第一硬掩模层47之后，实施湿蚀刻工艺。结构，第一开口区域49得到加宽。由于第一和第二模层45和46由氧化物材料制成，所以使用氧化物蚀刻溶液实施湿蚀刻工艺。因此，蚀刻第一和第二模层45和46，并且具有高湿蚀刻速率的第一模层45比具有低湿蚀刻速率的第二模层46蚀刻的相对较快。加宽的第一开口区域通过附图标记“49A”表示。
参考图8D，在第二模层46上沉积用作存储节点的第一导电层直至填充第一开口区域49A之后，实施第一存储节点隔离工艺。第一导电层包括金属氮化物层、金属层及其组合中的一种。例如，第一导电层包括TiN、Ru、TaN、WN、Pt、Ir及其组合中的一种。优选地，使用CVD方法或ALD方法沉积第一导电层以具有的厚度并且第一导电层填充第一开口区域49A而没有空的空间。
如上所述，沉积第一导电层之后，使用干回蚀或CMP工艺实施第一存储节点隔离工艺。实施第一存储节点隔离工艺直至暴露第二模层46的顶表面，使得第一存储节点105形成为具有在第一开口区域49A中掩埋的柱状物形状。即，通过CMP或干回蚀工艺，移除由第一开口区域49A分离的第二模层46上的第一导电层，并因此形成第一存储节点105以填充第一开口区域49A内部。
由于第一存储节点105具有填充第一开口区域49A内部的形状，所以第一存储节点105形成为柱状物结构。而且，由于第一开口区域49A具有加宽的形状，所以第一存储节点105具有下部比上部宽的阶梯指数结构，使得第一存储节点105的支撑力增加。通过第一和第二模层45和46将彼此邻近的第一存储节点绝缘。第一存储节点105可具有其坡度大于下部的上部。
参考图8E，在第二模层46和第一存储节点105上形成第三模层50。第三模层50可包括绝缘层，并优选包括氧化物层。第三模层50可包括氧化物层如BPSG、SOD、PSG、LPTEOS或PETEOS。第三模层50可具有的厚度。在一个或更多个实施方案中，第三模层50可具有与第二模层46基本上相同、或大于或小于第二模层46的厚度。
然后，在第三模层50上形成支撑层51。形成支撑层51以防止存储节点在后续湿浸出工艺中倾斜，并且支撑层51包括氮化物层。支撑层51可具有的厚度和可由未掺杂的多晶硅层形成。
在支撑层51上形成第一牺牲层52。在此，第一牺牲层52可包括氧化物层诸如TEOS、BPSG、PSG、USG、SOD或HDP。第一牺牲层52可具有的厚度。
通过在第一牺牲层52上涂敷光刻胶并且通过曝光和显影工艺图案化所述光刻胶来形成第二光刻胶图案54。在此，第二光刻胶图案54限定其中将形成第二存储节点的开口区域。形成第二光刻胶图案54之前，在第一牺牲层52上可形成由非晶碳层或多晶硅层形成的第二硬掩模层53，并且可在第二硬掩模层53上形成抗反射涂层(未显示)。
随后，使用第二光刻胶图案54作为蚀刻阻挡层蚀刻第二硬掩模层53。
参考图8F，在移除第二光刻胶图案54之后，使用第二硬掩模层53作为蚀刻阻挡层蚀刻第一牺牲层52、支撑层51和第三模层50。结果，形成多个第二开口区域55。然后，通过第二开口区域55暴露第一存储节点105的顶表面。第二开口区域55可具有大于底部CD的顶部CD，并且第二开口区域55的底部CD小于第一开口区域49A的顶部CD。
第二开口区域55是其中将掩埋第二存储节点的孔形区域，并因此它们被称为存储节点孔。在干蚀刻第三模层50的情况下，第二开口区域55的侧壁可具有89～89.9°的坡度。因此，第二开口区域55具有大于底部CD的顶部CD。同时，当实施蚀刻工艺以形成第二开口区域55时，部分蚀刻第一存储节点105的顶表面以形成槽C。
参考图8G，移除第二硬掩模层53之后，在通过移除第二硬掩模层53获得的所得结构整个表面上沉积用作存储节点的第二导电层，直至填充第二开口区域55。然后，通过实施第二存储节点隔离工艺，形成在第二开口区域55中掩埋的柱状物型第二存储节点106。待成为第二存储节点106的第二导电层包括金属氮化物层、金属层及其组合中的一种。例如，第二导电层包括TiN、Ru、TaN、WN、Pt、Ir及其组合中的一种。使用CVD方法或ALD方法沉积第二导电层以具有例如的厚度并且填充第二开口区域55而没有空的空间。在第二存储节点隔离工艺中，使用干回蚀或CMP工艺蚀刻第二导电层直至移除第一牺牲层52。第一牺牲层52用于保护支撑层51。
由于第二存储节点106具有在第二开口区域55中掩埋的形状，所以第二存储节点106形成为柱状物结构。通过第三模层50使彼此邻近的第二存储节点绝缘。由于第二开口区域55具有底部CD小于顶部CD的坡度，所以第二开口区域55的形状转移到第二存储节点106。因此，第二存储节点106具有底部CD小于顶部CD的形状。由于在第一存储节点105顶表面中形成的槽C中布置第二存储节点106的下部，所以第一存储节点105和第二存储节点106彼此牢固地接触。
如上所述，参考形成第二存储节点106的所得结构，通过堆叠第一存储节点105和第二存储节点106形成具有双层柱状物结构的存储节点。
参考图8H，在由如图8G中说明的工艺产生的所得结构整个表面上形成第二牺牲层56之后，在第二牺牲层56上形成第三光刻胶图案57。使用第三光刻胶图案57作为蚀刻阻挡层蚀刻第二牺牲层56并顺序地部分蚀刻支撑层51。当部分蚀刻支撑层51时，可部分暴露第二存储节点106的顶表面。
如上所述，通过部分蚀刻支撑层51形成开口51A，其中在后续的湿浸出工艺中湿蚀刻溶液可通过开口51A渗透入所得结构。在支撑层51中形成的开口51A可具有如图4B中说明的形状。
开口51A具有当实施湿浸出工艺时允许湿化学溶液流入的结构，并提供在实施沉积介电层的后续工艺时用于沉积薄膜的反应气体和源气体扩散的路径。因此，开口51A提供相关介电层的阶梯覆盖性。
当蚀刻支撑层51的一部分时，蚀刻支撑层51以形成最小的开口51A，由此保持支撑层51的支撑性能。如果开口51A的数目或尺寸超过期望的数目或尺寸，那么支撑层51的支撑性能可劣化。
参考图8I，通过实施湿浸出工艺移除所有模层。由于第一至第三模层由氧化物层形成，因此可使用HF或BOE溶液实施湿浸出工艺。
当实施湿浸出工艺时，支撑层51不蚀刻并保持牢固地连接至多层存储节点，使得多层的存储节点不倾斜。此外，由于存储节点的形状具有多层的、柱状物结构，所以存储节点在湿浸出工艺中不倾斜。由于蚀刻停止层44阻挡湿化学品的流动，所以湿化学品不渗透入存储节点下方的结构。
参考图8J，形成介电层107和板电极108。由于能够通过由支撑层51提供的开口来充分供给源气体和反应气体，所以可更容易地形成介电层107和板电极108。
在上述一个或更多个实施方案中，描述了制造双层柱状物型存储节点的方法。然而，通过重复实施模层的沉积和蚀刻工艺若干次能够形成3层或更多层柱状物型存储节点结构。
图9A～9K是根据一个或更多个实施方案制造半导体器件的方法的截面图。
参考图9A，在衬底61上形成层间绝缘层62之后，形成穿透层间绝缘层62的存储节点接触孔。然后，形成在存储节点接触孔中掩埋的存储节点接触塞63。虽然未显示，但是通常在形成层间绝缘层62之前已经形成位线和包括字线的晶体管。层间绝缘层62由氧化物层形成。存储节点接触塞63通过沉积多晶硅层或金属导电层，然后对所述沉积层实施回蚀工艺来形成。虽然未显示，在存储节点接触塞63上可形成阻挡金属，并且阻挡金属包括Ti或Ti/TiN。
随后，在包括存储节点接触塞63的层间绝缘层62上形成蚀刻停止层64。在此，蚀刻停止层64在蚀刻后续的模层时用作蚀刻停止层并可由氮化硅(Si3N4)层形成。在此，虽然未显示，但是在蚀刻停止层64上可进一步形成缓冲氧化物层。
然后，在蚀刻停止层64上形成第一模层65。第一模层65由绝缘层形成。具体地，通过沉积氧化物层至具有能够确保实现期望电容量所需面积的厚度来形成第一模层65。第一模层65可包括氧化物层诸如BPSG、SOD、PSG、LPTEOS或PETEOS，并可具有的厚度。
形成第一模层65之后，可实施平坦化工艺使得后续的光工艺更容易实施。
通过在第一模层65上涂敷光刻胶并且通过曝光和显影工艺图案化所述光刻胶来形成第一光刻胶图案67。在此，第一光刻胶图案67是其中限定开口区域的存储节点掩模，其中将在开口区域中形成存储节点。形成第一光刻胶图案67之前，在第一模层65上可形成由非晶碳层或多晶硅层形成的第一硬掩模层66，并且可在第一硬掩模层66上形成抗反射涂层(未显示)。
随后，通过使用第一光刻胶图案67作为蚀刻阻挡层蚀刻第一硬掩模层66。
参考图9B，移除第一光刻胶图案67之后，使用第一硬掩模层66作为蚀刻阻挡层蚀刻第一模层65。因此，形成多个第一开口区域68。然后，通过蚀刻第一开口区域68之下的蚀刻停止层64暴露存储节点接触塞63的顶表面。
第一开口区域68是其中将掩埋存储节点的孔形区域，并因此它们被称为存储节点孔。在干蚀刻第一模层65的情况下，第一开口区域68的侧壁可具有89～89.9°的坡度。因此，第一开口区域68具有小于其顶部CD的底部CD。
参考图9C，移除第一硬掩模层66之后，在第一模层65上沉积用作存储节点的第一导电层69，直至填充第一开口区域68。第一导电层69包括金属氮化物层、金属层及其组合中的一种。例如，第一导电层69包括TiN、Ru、TaN、WN、Pt、Ir及其组合中的一种。
优选地。使用CVD方法或ALD方法沉积第一导电层69以具有的厚度，并且第一导电层69填充第一开口区域68而没有空的空间。
如上所述，沉积第一导电层69之后，实施第一存储节点隔离工艺，如图9D所示。
参考图9D，在第一存储节点隔离工艺中，使用干回蚀或CMP工艺蚀刻第一导电层69。实施第一存储节点隔离工艺直至暴露第一模层65的顶表面，使得第一存储节点201形成为具有在第一开口区域68中掩埋的柱状物形状。通过CMP或干回蚀工艺，移除由第一开口区域68隔离的第一模层65上的第一导电层69，因此形成第一存储节点201以填充第一开口区域68的内部。
由于第一存储节点201具有填充第一开口区域68内部的形状，所以第一存储节点201形成为柱状物结构。通过第一模层65使彼此邻近的第一存储节点绝缘。
由于第一开口区域68具有底部CD小于顶部CD的坡度，所以第一开口区域68的形状转移到第一存储节点201。因此，第一存储节点201具有底部CD小于顶部CD的形状。
参考图9E，在包括第一存储节点201的第一模层65上形成第二模层70。第二模层70可包括绝缘层并优选包括氧化物层。第二模层70可包括氧化物层诸如BPSG、SOD、PSG、LPTEOS或PETEOS。在一个或更多个实施方案中，第二模层70的厚度为在此，第二模层70可具有小于第一模层65的厚度。
然后，在第二模层70上形成支撑层71。形成支撑层71以防止存储节点在后续湿浸出工艺中倾斜并且支撑层71包括氮化物层。支撑层71可具有的厚度和可由未掺杂的多晶硅层形成。
通过部分蚀刻支撑层71形成开口71A，其中所述开口71A变为湿化学品渗透通过的路径。开口71A对应于在上述实施方案中作为开口描述的组件。
参考图9F，在其中形成开口71A的支撑层71上形成第三模层72。第三模层72可包括氧化物层如TEOS、BPSG、PSG、USG、SOD、或HDP。
然后，通过在第三模层72上涂敷光刻胶并且通过曝光和显影工艺图案化所述光刻胶来形成第二光刻胶图案74。在此，第二光刻胶图案74限定其中将形成第二存储节点的开口区域。形成第二光刻胶图案74之前，在第三模层72上可形成由非晶碳层或多晶硅层形成的第二硬掩模层73，并且可在第二硬掩模层73上形成抗反射涂层(未显示)。
随后，使用第二光刻胶图案74作为蚀刻阻挡层蚀刻第二硬掩模层73。
参考图9G，移除第二光刻胶图案74之后，使用第二硬掩模层73作为蚀刻阻挡层蚀刻第三模层72、支撑层71和第二模层70。结果，形成多个第二开口区域75。然后，通过第二开口区域75暴露第一存储节点201的顶表面。第二开口区域75可具有与第一开口区域68基本上相同的尺寸和形状。
第二开口区域75是其中将掩埋第二存储节点的孔形区域；因此它们被称为存储节点孔。在干蚀刻第二和第三模层70、72的情况下，支撑层71和第二开口区域75的侧壁可具有89～89.9°的坡度。因此，第二开口区域75具有小于其顶部CD的底部CD。当实施干蚀刻工艺以形成第二开口区域75时，过蚀刻第一存储节点201以在其顶部表面中形成槽C。
同时，由于在支撑层71中形成的开口71A中不存在支撑层，所以对开口71A不实施蚀刻工艺。在由开口71A隔离的区域中，蚀刻支撑层71以及布置在支撑层71下方的第二模层70。
参考图9H，移除第二硬掩模层73之后，在其中移除第二硬掩模层73的所得结构整个表面上沉积用作存储节点的第二导电层直至填充第二开口区域75。然后，通过实施第二存储节点隔离工艺，形成在第二开口区域75中掩埋的柱状物型第二存储节点202。待成为第二存储节点202的第二导电层包括金属氮化物层、金属层及其组合中的一种。例如，第二导电层包括TiN、Ru、TaN、WN、Pt、Ir及其组合中的一种。使用CVD方法或ALD方法沉积第二导电层，第二导电层可具有的厚度并且填充第二开口区域75而没有空的空间。在第二存储节点隔离工艺中，使用干回蚀或CMP工艺。
由于第二存储节点202具有在第二开口区域75中掩埋的形状，所以第二存储节点202形成为柱状物结构。通过第二和第三模层70和72使彼此邻近的第二存储节点绝缘。由于第二开口区域75具有底部CD小于顶部CD的坡度，所以第二开口区域75的形状转移到第二存储节点202。因此，第二存储节点202具有底部CD小于顶部CD的形状。由于在第一存储节点201顶表面中形成的槽C中布置第二存储节点202的下部，所以第一存储节点201和第二存储节点202彼此牢固地接触。
如上所述，参考形成第二存储节点202的所得结构，通过堆叠第一存储节点201和第二存储节点202形成具有双层柱状物结构的存储节点。
参考图9I，在由如图9H中说明的工艺形成的所得结构整个表面上形成牺牲层77之后，形成第三光刻胶图案78。牺牲层77可包括氧化物层。
使用第三光刻胶图案78作为蚀刻阻挡层蚀刻牺牲层77的一部分。如上所述，通过蚀刻牺牲层77的一部分形成路径77A，当实施后续的湿浸出工艺时，湿蚀刻溶液通过该路径77A渗透。在牺牲层77中形成的路径77A具有对应于在支撑层71中形成的开口71A的形状。
在一个或更多个实施方案中，可省略牺牲层77和第三光刻胶图案78的形成。即，直接实施湿浸出工艺来蚀刻模层，而不形成牺牲层77和第三光刻胶图案78。
参考图9J，通过实施湿浸出工艺移除所有模层。由于第一至第三模层65、70和72均由氧化物层形成，所以可使用湿化学品如HF或BOE溶液实施湿浸出工艺。湿化学品渗透通过在牺牲层77中形成的路径77A并蚀刻第三模层72。然后，湿化学品渗透通过支撑层71的开口71A并蚀刻第一和第二模层65和70。
当实施湿浸出工艺时，支撑层71不蚀刻并保持牢固地固定至多层的存储节点，使得多层的存储节点不倾斜。而且，由于存储节点的形状具有多层的、柱状物结构，所以存储节点在湿浸出工艺中不倾斜。由于蚀刻停止层64阻挡湿化学品的流动，所以湿化学品不渗透入存储节点下方的结构。
参考图9K，形成介电层203和板电极204。由于能够通过由支撑层71提供的开口71A来充分供给源气体和反应气体，所以可更容易地形成介电层203和板电极204。此外，由于支撑层71在第二存储节点202的中部中形成，所以可以均一地沉积介电层203和板电极204而没有空隙。
图10A～10K是根据一个或更多个实施方案制造半导体器件的方法的截面图。
参考图10A，在衬底81上形成层间绝缘层82之后，形成穿透层间绝缘层82的存储节点接触孔。然后，形成填满存储节点接触孔的存储节点接触塞83。虽然未显示，但是通常在形成层间绝缘层82之前已经形成位线和包括字线的晶体管。层间绝缘层82由氧化物层形成。存储节点接触塞83通过沉积多晶硅层或金属导电层、然后对所述沉积层实施回蚀工艺来形成。虽然未显示，但是在存储节点接触塞83上可形成阻挡金属并且阻挡金属包括Ti或Ti/TiN。
随后，在层间绝缘层82和存储节点接触塞83上形成蚀刻停止层84。在此，蚀刻停止层84在蚀刻后续的模层时用作蚀刻停止层并可由氮化硅(Si3N4)层形成。
然后，在蚀刻停止层84上形成第一和第二模层85和86。第一和第二模层85和86的总厚度可为2000～20000埃。
第一和第二模层85和86由绝缘层形成。第二模层86可具有与第一模层85基本上相同、或大于或小于第一模层85的厚度。第一模层85和第二模层86可由对相同湿蚀刻溶液具有不同蚀刻速率的材料形成。例如，在一个或更多个实施方案中，第一模层85由具有高湿蚀刻速率的材料形成，第二模层86由湿蚀刻速率低于第一模层85的材料形成。具有高湿蚀刻速率的材料包括BPSG、SOD或PSG，具有低湿蚀刻速率的材料包括LPTEOS或PETEOS。因此，第一模层85包括BPSG、SOD或PSG，第二模层86包括LPTEOS或PETEOS。高和低湿蚀刻速率取决于氧化物蚀刻溶液，所述氧化物蚀刻溶液包括HF或BOE蚀刻溶液。
形成第二模层86之后，可实施平坦化工艺使得后续的光工艺更容易实施。
通过在第二模层86上涂敷光刻胶并且通过曝光和显影工艺图案化所述光刻胶来形成第一光刻胶图案88。在此，第一光刻胶图案88是其中限定开口区域的存储节点掩模，其中将在开口区域中形成存储节点。形成第一光刻胶图案88之前，在第二模层86上可形成由非晶碳层或多晶硅层形成的第一硬掩模层87，并且可在第一硬掩模层87上形成抗反射涂层(未显示)。
随后，通过使用第一光刻胶图案88作为蚀刻阻挡层蚀刻第一硬掩模层87。
参考图10B，移除第一光刻胶图案88之后，使用第一硬掩模层87作为蚀刻阻挡层蚀刻第二模层86和第一模层85。因此，形成多个第一开口区域89。然后，通过蚀刻第一开口区域89之下的蚀刻停止层84暴露存储节点接触塞83的顶表面。
第一开口区域89是其中掩埋存储节点的孔形区域。因此，它们被称为存储节点孔。在干蚀刻第一模层85和第二模层86的情况下，第一开口区域89的侧壁可具有89～89.9°的坡度。因此，第一开口区域89具有小于其顶部CD的底部CD。
参考图10C，移除第一硬掩模层87之后，实施湿蚀刻工艺。因此，第一开口区域89得到加宽。由于第一和第二模层85和86由氧化物材料制成，所以使用氧化物蚀刻溶液实施湿蚀刻工艺。因此，蚀刻第一和第二模层85和86，并且具有高湿蚀刻速率的第一模层85比具有低湿蚀刻速率的第二模层86蚀刻的相对较快。加宽的第一开口区域通过附图标记“89A”表示。
参考图10D，在第二模层86上沉积用作存储节点的第一导电层直至填充第一开口区域89A之后，实施第一存储节点隔离工艺。第一导电层包括金属氮化物层、金属层及其组合中的一种。例如，第一导电层包括TiN、Ru、TaN、WN、Pt、Ir及其组合中的一种。优选地。使用CVD方法或ALD方法沉积第一导电层以具有的厚度，并且第一导电层填满第一开口区域89A而没有空的空间。
如上所述，沉积第一导电层之后，使用干回蚀或CMP工艺实施第一存储节点隔离工艺。实施第一存储节点隔离工艺直至暴露第二模层86的顶表面，使得第一存储节点301形成为具有在第一开口区域89A中掩埋的柱状物形状。即，通过CMP或干回蚀工艺，移除由第一开口区域89A隔离的第二模层86上的第一导电层。因此，形成第一存储节点301以填充第一开口区域89A的内部。
由于第一存储节点301具有填充第一开口区域89A内部的形状，所以第一存储节点301形成为柱状物结构。通过第一和第二模层85和86使彼此邻近的第一存储节点绝缘。第一存储节点301可具有其坡度大于下部的上部。
参考图10E，在第二模层86和第一存储节点301上形成第三模层90。第三模层90可包括绝缘层并优选包括氧化物层。第三模层90可包括氧化物层如BPSG、SOD、PSG、LPTEOS或PETEOS。第三模层90可具有的厚度。在此，第三模层90可具有和第二模层86基本上相同、或大于或小于第二模层86的厚度。
然后，在第三模层90上形成支撑层91。形成支撑层91以防止存储节点在后续湿浸出工艺中倾斜并且支撑层91包括氮化物层。支撑层91可具有的厚度和可由未掺杂的多晶硅层形成。
通过部分蚀刻支撑层91形成开口91A，其中所述开口91A变为湿化学品渗透通过的路径。开口91A对应于在上述实施方案中作为开口所描述的部件。
参考图10F，在其中形成开口91A的支撑层91上形成第四模层92。第四模层92可包括氧化物层如TEOS、BPSG、PSG、USG、SOD、或HDP。
然后，通过在第四模层92上涂敷光刻胶并且通过曝光和显影工艺图案化所述光刻胶来形成第二光刻胶图案94。在此，第二光刻胶图案94限定其中将形成第二存储节点的开口区域。形成第二光刻胶图案94之前，在第四模层92上可形成由非晶碳层或多晶硅层形成的第二硬掩模层93，并且可在第二硬掩模层93上形成抗反射涂层(未显示)。
随后，使用第二光刻胶图案94作为蚀刻阻挡层蚀刻第二硬掩模层93。
参考图10G，移除第二光刻胶图案94之后，使用第二硬掩模层93作为蚀刻阻挡层蚀刻第四模层92、支撑层91和第三模层90。因此，形成多个第二开口区域95。然后，通过第二开口区域95暴露第一存储节点301的顶表面。第二开口区域95可具有和第一开口区域89基本上相同的尺寸和形状。
第二开口区域95是其中将掩埋第二存储节点的孔形区域。因此，它们被称为存储节点孔。在干蚀刻第三和第四模层90、92的情况下，支撑层91和第二开口区域95的侧壁可具有89～89.9°的坡度。因此，第二开口区域95具有小于其顶部CD的底部CD。当实施干蚀刻工艺以形成第二开口区域95时，过蚀刻第一存储节点301以在其顶表面中形成槽C。
同时，由于在支撑层91中形成的开口91A中不存在支撑层，所以对开口91A不实施蚀刻工艺。在由开口91A隔离的区域中，蚀刻支撑层91，并且蚀刻在支撑层91下方布置的第三模层90。
参考图10H，移除第二硬掩模层93之后，在其中移除第二硬掩模层93的所得结构整个表面上沉积用作存储节点的第二导电层，直至填充第二开口区域95。然后，通过实施第二存储节点隔离工艺，形成填充第二开口区域95的柱状物型第二存储节点302。待成为第二存储节点302的第二导电层包括金属氮化物层、金属层及其组合中的一种。例如，第二导电层包括TiN、Ru、TaN、WN、Pt、Ir及其组合中的一种。使用CVD方法或ALD方法沉积第二导电层以具有例如的厚度，并且第二导电层填满第二开口区域95而没有空的空间。在第二存储节点隔离工艺中，使用干回蚀或CMP工艺。
由于第二存储节点302具有填充第二开口区域95内部的形状，所以第二存储节点302形成为柱状物结构。通过第三和第四模层90和92使得彼此邻近的第二存储节点绝缘。由于第二开口区域95具有底部CD小于顶部CD的坡度，所以第二开口区域95的形状转移到第二存储节点302。因此，第二存储节点302具有底部CD小于顶部CD的形状。由于在第一存储节点301顶表面中形成的槽C中布置第二存储节点302的下部，所以第一存储节点301和第二存储节点302彼此牢固地接触。
如上所述，参考形成第二存储节点302的所得结构，通过堆叠第一存储节点301和第二存储节点302形成具有双层柱状物结构的存储节点。
参考图10I，在由如图10H中说明的工艺形成的所得结构整个表面上形成牺牲层97之后，形成第三光刻胶图案98。牺牲层97可包括氧化物层。
使用第三光刻胶图案98作为蚀刻阻挡层蚀刻牺牲层97的一部分。如上所述，通过蚀刻牺牲层97的一部分形成路径97A，当实施后续的湿浸出工艺时，湿蚀刻溶液通过该路径97A渗透。在牺牲层97中形成的路径97A具有对应于在支撑层91中形成的开口91A的形状。
可省略牺牲层97和第三光刻胶图案98的形成。即，在一个或更多个实施方案中，直接实施湿浸出工艺来蚀刻模层，而不采用牺牲层97和第三光刻胶图案98。
参考图10J，通过实施湿浸出工艺移除所有模层。由于第一至第四模层85、86、90和92均由氧化物层形成，所以可使用湿化学品如HF或BOE溶液实施湿浸出工艺。湿化学品渗透通过在牺牲层97中形成的路径97A并蚀刻第四模层92。然后，湿化学品渗透通过支撑层91的开口91A并蚀刻第一至第三模层85、86和90。
当实施湿浸出工艺时，支撑层91不蚀刻并保持牢固地固定至多层存储节点，使得多层存储节点不倾斜。此外，由于存储节点的形状具有多层的、柱状物结构，所以存储节点在湿浸出工艺中不倾斜。由于蚀刻停止层84阻挡湿化学品的流动，所以湿化学品不渗透入存储节点下方的结构。
参考图10K，形成介电层303和板电极304。由于可通过由支撑层91提供的开口91A来充分供给源气体和反应气体，所以可更容易地形成介电层303和板电极304。而且，由于支撑层91在第二存储节点302的中部形成，所以能够均一地沉积介电层303和板电极304而没有空隙。
图11是根据一个或更多个实施方案的多层的、柱状物型存储节点的图像。实施湿浸出工艺之后，通过支撑存储节点的支撑层51使得存储节点不倾斜。
在上述实施方案中，描述了制造双层柱状物型存储节点的方法。然而，通过重复实施模层的沉积和蚀刻工艺若干次能够形成3层或更多层柱状物型存储节点结构。
根据一个或更多个实施方案，由于通过实施模层的沉积和蚀刻工艺2次或更多次来形成多层结构的柱状物型存储节点，所以能够充分确保期望的电容和防止相邻存储节点倾斜。
因此，在采用设计规则小于50nm的小型化金属线工艺的千兆(giga)型DRAM生产线中，能够防止圆或椭圆形状的存储节点倾斜和确保超过25fF/单元的电容量。因此，在相关产品操作中需要的刷新性能可以以稳定的方式实现并因此可提高产品的可靠性和良品率。
虽然已经描述了实施方案，但是本领域技术人员显而易见地可做出各种变化和改变。