底部粗糙度减小的半导体部件的应力缓冲元件.pdf

本发明涉及一种用于半导体部件的应力缓冲封装(49)，包括：半导体衬底(52)；I/O焊盘(54)，与半导体衬底(52)电连接；应力缓冲元件(74)，用于吸收应力，并且与I/O焊盘(54)电连接；凸点下金属层(70)，与应力缓冲元件(74)电连接；焊料球(60)，与凸点下金属层(70)电连接；焊料球(60)和半导体衬底(52)之间的金属元件(61)；钝化层(56、58)，保护半导体衬底(52)和金属元件(61)，并且至少部分地暴露出I/O焊盘(54)；其特征在于应力缓冲元件(74)和钝化层(56、58)之间界面的粗糙度比金属元件(61)和钝化层(56、58)之间界面的粗糙度更低。另外，本发明涉及用于制造半导体部件的应力缓冲封装(49)的方法。

1.  一种应力缓冲半导体部件，包括：
电路，包括在半导体衬底(52)中限定的多个器件，以及在所述半导体衬底上的一个或更多金属层中限定的、并且由所述一个或更多金属层的上金属层顶部上的钝化层(56、58)保护的互连结构，所述钝化层
(56、58)部分地暴露出与所述电路电连接的I/O焊盘(54)；
应力缓冲元件(74)，适用于吸收所述I/O焊盘(54)上的应力；
凸点下金属层(70)，与所述应力缓冲元件(74)电连接；
其特征在于所述应力缓冲元件(74)和所述钝化层(56、58)之间界面的粗糙度比所述上金属层(61)和所述钝化层(56、58)之间界面的粗糙度更低。

2.  根据权利要求1所述的部件，其特征在于：所述钝化层(56、58)远离所述上金属层(61)的上部一侧比钝化层(56、58)朝向所述上金属层(61)的下部一侧更平坦。

3.  根据权利要求1或2中任一项所述的部件，其特征在于：所述钝化层(56、58)包括与所述上金属层(61)接触的第一层(56)以及从所述第一层(56)的上部一侧延伸的第二层(58)。

4.  根据权利要求3所述的部件，其特征在于：所述第一层(56)用作粗糙度降低或平坦化层，用于降低所述应力缓冲元件(74)和所述钝化层(56、58)之间界面的粗糙度。

5.  根据权利要求1所述的部件，其中I/O焊盘的个数超过7×7阵列。

6.  根据权利要求1或5所述的部件，其中所述电路包括数字信号处理器(DSP)。

7.  根据权利要求1所述的部件，其中所述互连结构还包括低K材料的电介质层。

8.  根据权利要求1或7所述的部件，其中至少一个所述器件是具有至多65nm沟道长度的晶体管。

9.  根据任一前述权利要求所述的部件，所述部件在凸点下金属层上配置有焊料球。

10.  根据前述任一权利要求所述的半导体部件，其中所述电路是音频电路，并且优选地包括用于接收和放大音频信号的电路。

11.  一种包括板(62)和根据权利要求10中所述部件的组件，所述部件经由所述焊料球(60)与所述板(62)电连接。

12.  一种制造应力缓冲半导体部件的方法，包括以下步骤：
限定电路，所述电路包括半导体衬底(52)中的多个器件，以及包括所述半导体衬底(52)顶部上的一个或更多金属层的互连结构，在所述金属层的上金属层中限定了I/O焊盘；
在所述上金属层(61)上提供钝化层(56、58)，同时至少部分地暴露出所述I/O焊盘(54)；
在所述I/O焊盘(54)的至少一部分上和所述钝化层(56、58)的至少一部分上提供应力缓冲元件(74)；
其特征在于按照以下方式设置所述钝化层(56、58)，使得所述应力缓冲元件(74)和所述钝化层(56、58)之间界面的粗糙度比所述上金属层(61)和所述钝化层(56、58)之间界面的粗糙度更低。

13.  根据权利要求12所述的方法，其特征在于：将所述钝化层(56、58)远离所述上金属层(61)的上部一侧平坦化得比所述钝化层(56、58)朝向所述上金属层(61)的下部一侧更平坦。

14.  根据权利要求12或13中任一项所述的方法，其特征在于：提供所述钝化层(56、58)，所述钝化层(56、58)包括与所述上金属层(61)接触的第一层(56)以及从所述第一层(56)的上部一侧延伸的第二层(58)。

15.  根据权利要求14所述的方法，其特征在于：通过以下方法中的至少一种，优选地在整个半导体衬底(52)上沉积和/或平坦化所述第一层(56)：
沉积四乙氧基硅烷、沉积具有比SiO₂更低介电常数的材料、高密度等离子体、旋涂玻璃、化学机械抛光。

底部粗糙度减小的半导体部件的应力缓冲元件
技术领域
本发明通常涉及一种根据权利要求1导言的应力缓冲半导体部件。本发明还涉及一种用于制作应力缓冲半导体部件的方法。
背景技术
这里主要涉及所谓的芯片级封装(CSP)。它们实际上并非是利用独立的封装载体和包装的封装，而是在钝化层顶部上具有应力释放结构的半导体部件。通过焊料球并且无需使用附加载体地将例如包括二极管、晶体管、MEMS(微机电元件)或电容器等电子元件的半导体衬底固定到诸如印刷电路板(PCB)之类的板子上。将CSP通常与包括电阻器、电容器和/或线圈的无源滤波器结合用于所谓的功率晶体管和静电放电(ESD)二极管。CSP还特别用于尺寸相关应用中具有有限个数I/O的电路。其中的示例是用于调频(FM)无线电的音频电路。这是一种具有放大器、调谐器和可能需要的任意电路的半导体，能够共同执行移动电话中的无线电通信功能。部分地由于在移动电话中只有少量空间可用，在这种情况下封装尺寸是非常重要的。
通常，将CSP的焊料球直接安装到配备有与所述焊料球相对应的电极的母板或PCB上。将焊料球焊接到所述板上以获得电子器件。在所述焊接和器件使用期间，板材料与例如半导体硅之间的热膨胀差异将导致出现应力。特别地，在焊料球中以及在所述焊料球与其下面的结构的界面处出现所述应力。如果不采取措施，具体地在热循环(TMCL)和落体测试期间，这将导致电子器件的可靠性不够。这导致在以下段落中所述的应力缓冲封装的提出，其中将用于吸收应力的应力缓冲装置设置在I/O焊盘和焊料球之间。
美国专利文件US2004/0082101公开了一种使用绝缘应力吸收树脂层的CSP。图1示出了相关联的封装10。由诸如环氧树脂或聚酰亚胺树脂之类的热固树脂构成的所述应力吸收树脂层12具有0.01-8Gpa的弹性模量，并且因此相对较柔软。在已经将树脂层涂覆到钝化层14上之后，刻蚀孔以便将所谓的I/O焊盘暴露出来。然后用柔性导电层18填充所述孔。所述导电层包括铜、铅、锡、镍、钯、银或金的至少一种的粉末材料。最后，将焊料球20放置到所述导电层18上。应力吸收层12和导电层18共同形成应力缓冲装置22。所述层12由具有40-600ppm/K的热膨胀系数的弹性材料构成。对于在US2004/0082101中所示的所有实施例，至少从热机械角度考虑，获得了未中断的应力缓冲装置22。由于应力吸收层12和导电层18二者均是柔性的，可以将在焊料球之一中发生的应力经由应力缓冲装置22传输到相邻的焊料球。
US2004/0082101中所述的方法包括诸如光刻、刻蚀、等离子体表面处理、丝网印刷等等之类的多个不同并且昂贵的步骤。此外，导电层18包括当制作半导体时(尤其是在晶片制作时(waferfab))出现问题的材料。诸如铜或金之类材料的使用可以引起硅中的电子电路受到影响。
图2中介绍了另一种已知的解决方案，其中示出了将聚酰亚胺应力吸收层32设置在钝化层34顶部上的封装30。在层32中存在开口，沿投影方向观看，所述开口至少部分地与钝化层中的开口相符合。凸点下(underbump)金属层(UBM)36部分地存在于应力吸收层32上，并且部分地存在于所述开口中(用于与I/O焊盘40接触)。因此，所述UBM具有颠倒的牛仔帽形状。UBM不会完全地填充钝化层和缓冲层中的开口，使得形成空洞。结果，焊料球38部分地存在于所述空洞中。在这种方案中，也使得包括应力吸收层32和UBM层的应力缓冲装置热机械不中断。当然与应力吸收层和焊料球材料相比，实际上UBM层是硬层，所述硬层通常包括镍，并且经由围绕的聚酰亚胺层将所发生的应力传递给相邻UBM结构。
在TCML期间发生加热和冷却的不同阶段。例如，在专利文件GB2,135,525和EP0064854中对此进行了讨论。这对于球栅阵列(BGA)封装也是已知的。通常所已知的事实是在相距封装中心(即，半导体中心，以下也称为中点)最远的焊料球处一般发生TMCL的最大问题。归根结底，在TMCL中，板比半导体扩展得更多。因此在加热时，相对于半导体的中心，将半导体的左手边缘拉到左侧，将右手边缘拉到右侧。半导体和板之间移动的区别在半导体边缘处比在中心附近更大。
发明内容
本发明的目的是提供一种可靠的芯片级封装，例如可靠的应力缓冲部件，所述可靠的应力缓冲部件更加能够忍受热循环和落体测验(falltests)。
该目的是通过提供一种封装来实现的，所述封装的特征在于应力缓冲元件和钝化层之间界面的粗糙度比上部金属层和钝化层之间界面的粗糙度更低。
在本申请上下文中，术语“粗糙度”或“界面粗糙度”意味着界面中的台阶个数和/或界面中台阶的平均陡度或斜率。即，台阶个数越多、或台阶的平均陡度或斜率越大，这种界面的粗糙度越高。台阶在这里是特别指由半导体衬底上的金属元件或互连迹线创建的台阶。台阶的陡度或斜率特别意味着台阶边缘或凸起的陡度或斜率。
本发明包括以下观点：上述现有技术文献并不知晓或讨论当在球体或凸点(bump)下面有像互连迹线或虚拟金属(dummy metal)等有源元件和/或金属元件时的问题。在上述现有技术中也没有讨论那些附加元件上的应力。
优选地，也将那些附加元件放置到所述球体的下面，因为这样可以减小每个半导体的表面积，从而从单独的晶片或一批原料中获得更多的产品。并没有与焊料球减小相结合的I/O焊盘的减小提供了未使用的半导体部分的减少。例如，这在US6,118,180中可以看到。该文件示出了将要在倒装芯片技术中使用的半导体芯片上的金属布局。这一参考文献通过在包括表面金属键合焊盘、金属区和焊料球下UBM的半导体芯片上提供金属布局，想要获得与减小的芯片间距相兼容的倒装芯片金属布局。图3中示出了这种金属布局。图3A示出了截面图，而图3B示出了相应的顶视图。表面金属I/O焊盘具有参考符号402。所述附图示出了互连迹线404和虚拟金属元件430。UBM具有参考符号408。在UBM408的顶部上存在焊料凸点412。
如从图3A所具体看出的，将互连迹线404和虚拟金属元件430限定为与所述键合焊盘402相邻、并且与所述键合焊盘402之间间隔开约1.0-3.0μm。UBM408甚至球体412位于所述表面金属焊盘402上方，也位于至少一部分所述相邻金属元件404、430的上方。但是，该文献并没有记载当施加TMCL或进行落体实验时在所述结构中引入的应力。该文献中，在UBM408下面并没有应力缓冲层，所述应力缓冲层能够在TMCL期间或落体实验期间，吸收在焊料球中以及焊料球和下部结构的界面处出现的应力。
尽管该现有技术使用球体下面的虚拟金属430来使得钝化层表面更加平坦，该现有技术并不知晓或讨论当在所述球体下面具有虚拟金属时的问题。在该现有技术中根本没有讨论由虚拟金属430和互连迹线404或所述球体下面任意其他可能的附加元件引起的应力的消极影响。因此，在现有技术中没有讨论或提出对于这一问题的解决方案。
本发明提出了一种平坦化的上部钝化表面，并且因此本发明避免了由于脆性而在钝化层中产生的裂缝以及由于互连结构的上部金属层的组合结构引起的应力导致可能的分层。这种应力特别与其中互连结构包括具有低介电常数的电介质层的电路相关。已知为低K材料的以SiLK^TM和benzocyclobuteen(BCB)作为示例的这些层通常本质上是聚合体，并且具有与互连结构中的金属层相对较弱的粘附性。与传统封装半导体部件相比，由于CSP封装较为脆弱，可靠性成为关注的重点。更具体地，本发明在称为C65的工艺中用于设计电路的CSP封装中产生。这是一种其中最小的典型晶体管的沟道长度为65nm的CMOS工艺。这样小的晶体管导致较大的密度和往往具有非常多的金属层的互连结构。由于这些金属层中靠下的金属层具有较高的分辨率，并且由于低K材料甚至气隙的使用，总体金属化结构是机械不牢固的。
钝化层通常包括在上部金属层中的元件顶部上限定的第一部分，所述上部金属层中的元件通常是互连、电感或其他元件。所述钝化层将还包括与所述元件相邻的第二部分。如果没有对所述平坦化层进行平坦化，所述平坦化层的第一部分和第二部分的上表面将包括角度。根据本发明，所述角度适宜小于50°。按照这种方式，可以释放沿侧向的力和应力。如果所述角度更大，并且因此有效地影响到钝化层的角度，沿侧向的这些力将被传递到上部金属层中的这些元件。这一上部金属层是互连结构的一部分，那么存在通过所述互连结构释放应力的较大风险，所述互连结构是机械不牢固的并且有较大的几率产生裂缝。
本发明解决了在TMCL和落体实验期间由有限的板级可靠性(BLR)所带来的问题。这也克服了现有技术的有限BLR减小了人们可以使用的最大阵列尺寸的问题(凸点阵列越大，可靠性越低)。如果没有本发明特定的预防措施，主要将由焊料球将吸收PCB和衬底半导体之间的热膨胀差异。在现有技术中，有限的BLR已经将晶片级封装(WLP)的最大可能阵列尺寸限制为具有0.5mm凸点间距的7×7的阵列尺寸。这将WLP的应用局限于模拟器件、集成分立和FM无线电器件。由于本发明，现在可以使得WLP可用于无源集成器件和数字信号处理(DSP)器件。
本发明实施例的另一个理解是通过将应力缓冲元件分成更小的独立元件，特别是通过为每一个焊料球提供独立的应力缓冲元件，可以提高可靠性水平。每一个应力缓冲元件至少吸收在所述焊料球中和下部结构中作为电子元件和相关联板之间的热膨胀差的结果所产生的应力的显著部分，防止封装时电子连接的过早破裂和功能失常。
优选地，如果没有连接所述应力缓冲元件，通过提供钝化层可以获得更高的可靠性。除此之外，这意味着优选地在该实施例中，应力缓冲元件的上侧以及所述上侧的至少一部分与钝化层之间没有界面。
(从热机械的观点考虑)独立的应力缓冲元件提供了现有技术没有提供的至少两个附加机制来进行应力释放和变形。
如之前已经注意到的，在半导体和板之间运动的差异在半导体的边缘比中心附近更大。因此在一个焊料球中应力的量比在另一个焊料球中应力的量更大。当应力缓冲装置没有分开并且热机械未中断时，可以想象的是一个焊料球产生的应力被传递到相邻的焊料球，在这种情况下应力可能在不可预测的位置处堆积，使得局部地形成裂缝。例如，这可能在焊料球和相关联的连接结构之间的界面处发生。例如，在相邻焊料球中发生的应力可能被传递到位于其间的焊料球，从而使得所述应力彼此加强。利用根据本发明实施例的分裂应力缓冲器的解决方案防止发生这种应力集中。
可以将应力缓冲元件和焊料球的组合看作两个串联弹簧。所述弹簧能够依赖于特定的热循环情况而对自身进行优化调节，从而提供第二种有利机制。所述调节对于从衬底到半导体的每一个连接(即对于焊料球和应力缓冲元件的每一个组合)可以有所不同。
应力缓冲元件优选地与相邻应力缓冲元件热机械无关的事实本身阐释了根据与现有技术不同的本发明实施例的解决方案。
适当地，I/O焊盘顶部上和UBM下面的应力缓冲元件是A1层、Cu层或主要基于Al或Cu的合金。更优选地，所述应力缓冲元件具有至少0.5微米的厚度，更优选地具有至少1.0微米的厚度。Al或Cu的使用与互连结构的制造相兼容。此外，具有相当厚度的这种层的使用允许每一个I/O焊盘可以不但沿与半导体衬底垂直的方向而且沿侧向吸收应力。
应用Al层的附加优势在于通常为NiAu的UBM可以用无电沉积(electroless deposition)工艺来涂覆，节省了掩模步骤。迄今为止，掩模步骤是封装工艺中最昂贵的步骤。
另一个方面是这样的事实，即具有独立缓冲元件的根据本发明实施例的结构表现为不适于与应力缓冲装置中的重新分配(redistribution)结合使用。这种重新分配轨道(track)将提供与钝化层的更多连接以及与衬底的连接，因此将导致在重新分配轨道与容纳焊料球的凸点焊盘之间的连接失败。
如已经示出的，在本发明的一些实施例中，如果为每个I/O焊盘提供单独和热机械独立的应力缓冲元件是有利的。然而，其并没有排除对于包括设置为彼此相邻的几个焊料球的组而使用一个应力缓冲元件，也没有排除通过另外的连接层互连用于多个焊料球的应力缓冲元件。这对于位于半导体中心线附近的焊料球获得特别的优势。此外，多个热机械相当不兼容的焊料球的连接和固定表现为使得无论如何都可以执行重新分配。
优选地，使用导电材料的应力缓冲元件，其中将焊料球与I/O焊盘电连接的功能实质上与吸收所产生的应力的功能相结合。由于应力缓冲元件是单独的图案化元件，这不会存在任何短路问题。
优选地，选择应力缓冲装置和焊料球使得它们具有相似的弹性、塑性和热膨胀系数。对于杨氏模量而言，如果二者具有10-100GPa的杨氏模量、更有利地具有20-80GPa的杨氏模量、甚至更有利地具有25-75GPa的杨氏模量，将是有利的。对于塑性值获得类似的效果：对于这二者有利的值是20-250MPa的塑性极限，如果该值范围更窄则是更有利的。利用铝合金应力缓冲元件(弹性模量60GPa，塑性极限200MPa)和所谓的SAC焊料(具有32GPa弹性模量和20MPa塑性极限的锡-银-铜焊料)的组合已经实现了良好的结果，其二者均具有20-25ppm/K的热膨胀系数。
优选地，向应力缓冲元件涂覆例如镍之类的键合材料作为焊料，所述键合材料也称作凸点下金属层。优选地，所述镍具有足够的厚度，尤其是与诸如SAC之类的高锡焊料结合使用。事实上，这种焊料倾向于缓慢地溶解Ni。一旦已经完全地消耗了Ni层，焊料球将不再键合，并且所述连接的寿命也结束。利用具有至少0.4μm、更优选地0.8μm、甚至更优选地更厚厚度的Ni层已经实现了有利的结果。应该注意的是在这种连接中，镍的硬度和弹性极限二者均比铝(合金)和焊料的高得多。例如，镍具有161GPa的弹性模量。
所述Ni层通常掺杂有阻滞剂，防止镍溶解。为此目的可以在Ni中使用8％的钒。优选地，在NiAu电极的情况下添加5-10％的磷。键合材料层所要求的厚度依赖于焊料球的直径和特定类型的折叠器，并且当然也依赖于电子器件使用期间所处的条件。
按照这样的方式涂覆键合层是非常有利的，使得不但在每一个应力缓冲元件的上表面、而且在其各个侧面上均存在键合层，至少在侧面的与下方钝化层不具有界面的那一部分上存在键合层。显而易见的结果是所述焊料也可以在所述侧面上延伸。与其中键合层只存在于应力缓冲元件上表面的情况相比，这可能导致焊料和焊料下面的表面之间不同的接触角。这种不同的、可能更有利的接触角对于沿侧向(即沿与衬底平行的方向)的焊料球的变形可能具有正面影响。
然而应该理解的是，键合材料涂覆整个应力缓冲元件也导致元件抗腐蚀性能的提高。对于Al来说特别频繁地发生腐蚀问题。用键合材料(因此也用焊料)获得的密封提供相当优秀的抗潮湿性能以及对抗在进一步组装期间(例如在清洗步骤期间以及使用期间)表面所暴露到的多种其他环境因素的性能。
将键合材料(例如UBM)涂覆到应力缓冲元件的上表面和侧面的有利方式是通过对于本领域普通技术人员而言公知的无电镀技术。另一方面，当将溅射技术用于涂覆Ni时，只将所述Ni涂覆到应力缓冲元件的上表面一侧。
显而易见的是当使用铝应力缓冲元件时，维持最小和最大厚度。当Al层太厚时，缓冲层将太软并且将会撕裂。当Al层太薄时，所述层将太硬并且同样地撕裂。合适的范围是1-5μm的厚度。为了清楚起见，注意这里所使用的术语“厚度”应该理解为指的是从钝化层上表面延伸的那部分应力缓冲元件的厚度。对于本领域普通技术人员而言显而易见的是所述最小和最大值依赖于所使用的材料。例如，诸如Al-Mg之类的Al合金通常更硬，并且要求更大的厚度。这并没有排除应力缓冲元件包括几个子层，所述子层可能由不同材料形成。
考虑到所要求的膨胀或变形和到半导体中心线的距离之间的关系，以及相应地在应力负载和到半导体中心线的距离之间的关系，可以通过使得应力缓冲元件的硬度随着与半导体中心线距离的减小而减小来进一步提高可靠性。当然，所谓的芯片上变化只能用于允许范围之内。这种变化可以提供针对具有比7*7更大矩阵和/或更大半导体表面的芯片尺寸封装的解决方案。
如之前已经表示的，当使用导电且热机械分离的应力缓冲元件时，重新分配并非总是可行。除了前面已经解释的实施例之外，还存在事实上甚至更简单的另一种可能：如果所述应力缓冲元件不与相对的衬底或板机械连接，可以将应力缓冲元件用于重新分配。这意味着必须将这种重新分配部分的末端经由其中的开口引回到所述钝化层下面的金属层。
除了用于重新分配(互连)之外，例如，这种可能性也非常适用于这种应力缓冲元件中的线圈的定义。Al的厚度使得该层十分适用于此目的。
为了完整性，还应该注意的是镍UBM的使用引起焊料球和应力缓冲元件之间的机械硬片。假设根据本发明该实施例的解决方案也将基于不具有这种硬片的串联弹簧系统(因此，在这种情况下半导体附近的弹簧能够变形)而运行。
特别应该注意的是从WO2005/115679中可知，焊料材料是已知的，所述焊料材料无需使用独立的键合层就能够与Al键合。当然，该材料能够有利地与本发明结合使用。如果无论如何都使用键合层，这种用途也是有利的，即提供附加的保护。
根据本发明的CSP封装的一个重要优势在于：在无需成比例减小焊料球直径的情况下，钝化层下面的I/O焊盘可以具有较小的直径。这将在附图描述中更加详细地解释。与如图2所示的现有技术方案相比较，对于每一个I/O焊盘，从120*120μm到10*10μm的减小看起来是可能的。因此这是多于10倍因子的减小。
此外，这种减小还使得可以减小每个半导体的表面积，从而从单独晶片或一批原料中获得更多的产品。另外，这种减小使得可以在CSP中的焊料球下面限定有源元件和/或金属元件，例如互连或虚拟金属。由于聚酰亚胺较弱的键合，在根据图2实施例的现有技术中使用的较大I/O焊盘是特别必要的，所述较大的I/O焊盘导致可能不能与I/O焊盘下的有源元件和/或金属元件结合的机械应力。减小I/O焊盘而不减小焊料球有利地减小了半导体的无用部分。因此，这种方案非常适用于并且注定用于移动电话和其他便携产品。
应该注意的是根据本发明的I/O焊盘的直径将比US2004/0082101的图1中所示的I/O焊盘更小。为了通过导电层18获得板和半导体之间连接的适当的低电阻，通过钝化层的开口直径将必须相当大。事实上，可以将导电粉末设置在柔软的非导电材料中，以便获得所需的柔性，这增加了层18的总电阻。所述总电阻将比例如包括铝的根据本发明的应力缓冲元件的电阻更低。
本发明的基本思想在于提供可用于标准晶片制造材料和技术的简单封装结构，在所述结构中，优选地通过使用第一钝化层作为平坦化层，应力缓冲器是平坦化的晶片表面顶部上的铝层。优选地，所述第一钝化层由SiO₂构成，优选地通过旋涂玻璃法(SOG)和随后的化学机械抛光(CMP)来平坦化所述第一钝化层。这种类型的平坦化具有将凸点放置到有源区域的优点，从而节省了硅。优选地，应力缓冲器顶部上的UBM是无电镀的NiAu层。将所述焊料球简单地放置在UBM的顶部上。
附图说明
随后将参考附图详细解释本发明，其中：
图1、2、3A和3B是上述现有技术的公知器件的图；
图4是根据优选实施例的CSP封装的一部分的示意图；
图5和图6是示出了没有进行第一钝化层的平坦化、位于应力缓冲层和第二钝化层之间的界面示意图和图片；
图7-9是示出了利用根据本发明封装的其他优选实施例的进行了第一钝化层平坦化的、位于应力缓冲层和第二钝化层之间的界面示意图和图片；以及
图10是图4实施例封装的类似详情的图片。
具体实施方式
附图中的部件并非按比例绘制，为了清楚地说明本发明的原理对其进行了强调。将本质上或功能上等同或类似的特征用相同的附图标记表示。
图1、2、3A和3B是前述已经讨论的现有技术器件的图。
图4示出了包括半导体衬底52上的互连结构50的应力缓冲半导体部件或芯片级封装(CSP)49。该互连结构50包括一个或更多金属层。在互连结构50的金属层的上部金属层61中限定了多个I/O焊盘54。将第一钝化层56设置在该上部金属层61的顶部上。该第一钝化层保护结构50的有源区，并且暴露出I/O焊盘54。优选地，第一钝化层56包括SiO₂。通常，将附加的由氮化硅形成的第二钝化层58涂覆在第一钝化层56的顶部上。优选地，第二钝化层58应该比400nm更厚以避免针孔。
第一钝化层56保护作为互连结构一部分的上部金属层61中的元件。层61的结构具有如图5和图6所示的不规则上表面。这种不规则上表面是包括具有很多金属层的互连结构50的集成电路的常规实践。特别是对于引线键合的芯片，所述引线键合芯片用例如玻璃环氧树脂材料的模制化合物进行外模成型(overmould)，不规则的上表面是有利的：其导致模制化合物与芯片之间更好的粘附性。因此，这种不规则上表面对于CSP并无优势也是本发明的一部分。这种先进IC中的互连结构61通常用铜和称为双波纹(dual damascene)的工艺制作。
焊料球60用于将结构50或另一个电子元件与板62电连接，这也是配置电极64的目的。I/O焊盘54和焊料球60通过UBM70和应力缓冲元件74电连接。UBM 70的外部上表面和侧表面形成了所谓的键合焊盘66，使得可以将焊料球60放置在UBM70上。
每一个应力缓冲元件74由第一部分68和第二部分72构成，所述第一部分68设置在钝化层56和58中的开口中，以及所述第二部分72从第二钝化层58的表面76延伸。所述第一部分68与所讨论的I/O焊盘54接触，而第二部分72经由UBM70与所讨论的焊料球60电连接。第一部分68沿与表面76平行的方向的尺寸比第二部分72沿相应方向的尺寸小得多。这在图4中清楚地示出。这一方面的主要优势在于可以使用相对较小的I/O焊盘54，至少无需适应焊料球60的直径。这一现象也称作重新钝化。由于I/O焊盘经受的应力，I/O焊盘54下面的区域通常不能用于有源电路或互连结构，因此这是非常有利的。当减小I/O焊盘的尺寸时，如图4实施例中的情况，可以有效地利用半导体衬底52的更大部分。
优选地，每一个应力缓冲元件74只由一种材料或一个部件构成。然而，可以想象两个部分68和72由几个层构成，每一层适合于所要求的特定性能。
焊料球60形成与PCB 62的电极64的导电连接，以便形成电子器件。
众所周知的事实是半导体硅52的热膨胀系数比用于PCB的材料的热膨胀系数小得多。这导致在测试期间和进一步的使用期间在封装49中的应力。考虑到两个部件的尺寸，与这一连接相关的图4中所示的器件A和B的膨胀非常不同。另外，应该显而易见的是膨胀差异在半导体衬底52边缘处设置的焊料球60中比位于半导体衬底52的中央的焊料球中的更大。因此热应力问题在后一焊料球60的情况下起更小的作用。
根据本发明所示的实施例，通过应力缓冲元件74抵消上述应力。通过应力缓冲器74的部分72吸收较大部分的应力。这意味着一个连接结构/焊料球60中的应力将不会被传递到相邻的连接结构/焊料球60。这与图1的应力缓冲装置22和图2的应力缓冲装置36、32大不相同。另一方面，在这种情况下连接结构18(图1)和36(图1)将能够传递应力。因此如之前所讨论的，本发明所示实施例提供多种显著的优点。
如之前所注意到的，图4中所示的结构能够模型化为一组串联的弹簧，热膨胀差确定所述弹簧的伸缩程度，而层的材料和厚度确定弹簧特性。在图4所示情况下，例如与UBM70相对应的相对较硬的弹簧与两个相对较软的弹簧相连，所述两个相对较软的弹簧分别与铝应力缓冲部分74和焊料球60相对应。因此，每一幅图只示出了两个这种弹簧组件，但是应该理解的是实践中(其中使用大量焊料球)将沿两个方向逐一地设置大量弹簧组件。在本发明所示实施例中，一个弹簧组件中的弹簧的伸缩程度和张力不会影响另一个弹簧系统中的伸缩程度和张力。在图1和图2所示的情况下，在所述弹簧组件的一个弹簧中较大的伸缩程度和张力可能导致相邻弹簧组件中较大的伸缩程度和张力。
对于图2中所示的已知解决方案，应该注意的是考虑到将UBM 36固定到键合焊盘40和钝化层34的事实，通过应力缓冲层32的相对形变只部分地确定UBM 36相对于半导体的形变和相对移动。归根结底，经由I/O焊盘将UBM 36固定到半导体，并且从而减小了UBM 36的帽子形状的相对移动和/或形变。
优选地，UBM 70是镍，并且具有在0.15-5μm范围内的厚度d₁。优选地，通过无电镀工艺涂覆所述镍。结果，也涂镀了应力缓冲器74的部分72的表面。这对于保护应力缓冲器74抵抗侵蚀以及获得焊料球60有利的接触角度α两者均是有利的。
优选地，每一个应力缓冲元件74由铝合金构成。实验已经示出了通过使用包括0.5％铜的铝合金、以及应力缓冲器74的部分72厚度d₂为2.5μm可以获得良好的结果。优选地，厚度d₂的范围在1到5μm之间。
优选地，独立的应力缓冲元件74用于每一个焊料球60，在这种情况下不会将一个焊料球60中或下方连接结构61中的应力传递到相邻的焊料球60和应力缓冲元件74。然而如已经表示的，可以设想例如经由设置在其间的连接层(图4中未示出)来连接多个相邻的应力缓冲元件74，以便使用用于一组相邻焊料球60的热机械互连的应力缓冲元件74。考虑到局部较低的热应力，这种系统可以特别用于在半导体衬底52的中心线附近存在的焊料球60。
另一个优选方式在于以下事实：应力缓冲元件74对于具有平滑、平整或平坦化表面的第二钝化层58最有用。如果不是这种情况，可能在应力缓冲元件74的部分72与第二缓冲层58之间的界面中、也在下面的连接结构61和第一钝化层56之间的界面中建立危险的应力集中，其中的每一个均可能导致裂缝。由于第二钝化层跟随第一钝化层56的凹凸或粗糙度，优选地是将第一钝化层56沉积或处理为具有面对第二钝化层58的平滑、平整或平坦化的表面。为了向第一钝化层56提供这种上表面，当使用SiO₂作为主要材料沉积第一钝化层56时，优选地使用至少一种以下工艺：沉积四乙氧基硅烷(tetraethylorthosilicate)、HDP沉积、通过SOG沉积。也可以通过使用具有比SiO₂更低介电常数的材料沉积来限制寄生电容。为了进一步降低第一钝化层56的表面粗糙度，将CMP技术用于处理第一钝化层56，以便获得第一钝化层56的平滑上表面。其结果是应力缓冲元件74和第二钝化层58之间界面的粗糙度比金属元件61和第一钝化层56之间界面的粗糙度小。
图5和图6是示出了没有进行第一钝化层的平坦化的、位于应力缓冲层和第二钝化层之间的界面的示意图和图片。
图7-9是示出了在根据本发明封装的其他优选实施例中，进行了第一钝化层平坦化的、位于应力缓冲层和第二钝化层之间的界面的示意图和图片。
图10是图4实施例的CSP封装的类似详情的图片。本发明方法的优选实施例的详情将在图5-10的辅助下描述如下：
将应力缓冲层74，也称作有源层上BUMP(BUMA)层，沉积到IC处理晶片52的顶部上。将所述晶片52的表面平坦化到一定程度，以避免钝化层56和58中的裂缝。可以在两层的部分中平坦化BUMA层74下面的叠层，即在制造期间执行平坦化步骤。BUMA层74是铝，但是也可以用铜或诸如铝-铜合金之类的合金来制成。
表面粗糙度主要由最后金属层54和61中的结构以及SiO₂隔离层56的沉积或处理方式引起。
当没有对晶片52进行平坦化时，顶部上的BUMA层74将在TMCL期间对凸点60产生影响，并且如图5中箭头所示地部分地下降到晶片52的表面上。由于BUMA层74的阻尼效应，这种影响不会被原样地传递到晶片52的表面，但是在BUMA层74的下面仍然存在足以破裂SiO₂钝化层56和Si₃N₄钝化层58的力。并且这种破裂也将损坏顶部金属层。图6示出了这种封装的X截面。图6确实示出了用于沉积BUMA层74的Si₃N₄第二钝化层58的劣质表面。同样难以在互连迹线61的最后金属层的Al堆之间沉积BUMA层74。
为了避免表面粗糙，可以根据本发明按照不同方式沉积和处理I/O焊盘54和互连迹线61的最后金属层顶部上的SiO₂隔离层，即第一钝化层56，所述不同方式例如通过使用HDP的SiO₂沉积，通过使用SOG的SiO₂沉积，或者通过使用等离子体TEOS沉积SiO₂并且然后通过CMP进行平坦化。
将需要最小程度平坦化的第一钝化层56，即氧化硅层56用氮化硅的第二钝化层58覆盖。优选地，该层58应该比400nm厚以更好地避免针孔。氮化层58非常强并且可以在板级测试的机械加载期间忍受较大的力。
在最后金属54和61顶部上沉积的等离子体氧化物(PLOX)层55顶部上HDP沉积SiO₂层56，将实现一定程度的平坦化。在图7和图8中可以看到示意图和x-截面图。因此，图7和图8示出了通过HDP实现的一定程度的平坦化。第二钝化层58的表面还不是平坦的，但是冲击力将在一定程度上沿第二钝化层58的钝化表面传播。这由图7中的箭头所示。优选地，钝化表面的斜率应该是约45°。
平坦化的另一种方式是SOG，其中最后金属层61之间的空间(图9中表示为INS 61(INS＝第二互连))通过SOG用SiO₂填充。图9示出了利用SOG平坦化的X截面。根据图9，在这种平坦化方法中，首先用第一PLOX层55覆盖最后金属层61。该第一PLOX层55可以接触到其表面可以为SiO₂的晶片52的表面。如从图9中可以看到的，第一PLOX层55具有几乎与由晶片52上的SiO₂表面上最后金属层61创建的结构相同的粗糙度。在第二步骤中，通过SOG用SiO₂ 52A填充覆盖PLOX的最后金属层61之间的间隙。SiO₂层56A在图9中用暗色表示。填充间隙的这种措施制造具有少许粗糙度的较为平滑的整个表面。然后用第二PLOX层57覆盖该表面，因此所述表面如同图9中所看到的那样平滑。第一PLOX层55、SiO₂层56A和第二PLOX层57构成了第一钝化层56。如从图9中所看到的那样，然后在第一钝化层56的后一层57的顶部上沉积Si₃N₄第二钝化层58。如从图9中所看到的那样，第二钝化层58对BUMA层74提供相当平滑的基础。
用于平坦化晶片表面(尤其是第一钝化层56)的最好方式是用CMP处理，其中如图10中可以看出的，将最后金属层61上面的SiO₂层56完全平坦化，图10示出了用CMP对第一钝化层56进行平坦化的x截面。在用CMP进行平坦化的情况下，由下落和TMCL引入的冲击力可以容易地沿第二钝化层58的平坦表面传播。
尽管将焊料球在所示实施例中用于电连接封装，也可以根据本发明在不包括焊料球的封装中使用应力缓冲元件，例如在包括与引线框的引线连接的更传统封装中。这种方法的优势在于用于提供应力缓冲装置的工艺可以在工厂中用于多种封装。
尽管已经在附图和上述描述中说明和描述了本发明，这些说明和描述将被认为是说明性或示意性的，而不是限制性的；本发明并非局限于所公开的实施例。本领域普通技术人员在实践所保护发明时可以从对附图、公开和所附权利要求的学习，来理解和实现对于所公开实施例的其他变体。
在权利要求中，词语“包括”并不排除其他元件或步骤，并且不定冠词“一个”并没有排除多个。单独的元件或其他单元可以实现权利要求中所引用的几个项目的功能。唯一的事实在于在相互不同的从属权利要求中记载的特定措施并非表示不能有利地使用这些措施的组合。
权利要求中的任意附图标记不应该解释为限制其范围。