固态成像器件及其制造方法和成像设备 【技术领域】
本发明涉及固态成像器件及其制造方法和成像设备。
背景技术
在固态成像器件中，通过增加像素数量来提高图像质量。然而，随着像素数量的增多和像素尺寸的减小，饱和电荷量Qs一直在减少，导致对噪声的影响增大。这已经导致用于将饱和电荷量尽可能保持在高水平的技术以及用于提高转换效率的技术的重要性增强。
图24示出根据现有技术的固态成像器件的布局。如图24所示，设在活性区15中的像素晶体管部13的栅电极22朝着光电转换部12突出到元件隔离区16之上(例如参考日本未审查专利申请公开No.2003-031785等)。
图25示出固态成像器件的等效电路。如图25所示，像素部10包括由四个光电二极管组成的光电转换部12(12A、12B、12C和12D)。像素晶体管部13还包括转移晶体管TrT、浮动扩散部分(转移栅极pn结的一部分)FD、复位晶体管TrR、放大晶体管TrA和选择晶体管TrS。
在根据现有技术的固态成像器件中，像素布局的尺寸由于选择晶体管TrS、放大晶体管TrA、复位晶体管TrR等的栅电极22的突出部分而增大，这些突出部分朝着光电转换部12突出到元件隔离区16之上。
【发明内容】
要解决的问题是像素晶体管的栅电极的突出部分使像素布局的尺寸增大，所述突出部分朝着光电转换部突出到元件隔离区之上。
希望减小像素晶体管的布局面积，使得每个光电转换部的面积可以增大。
根据本发明的一种实施方式，固态成像器件包括：光电转换部，该光电转换部被设在半导体衬底上并且将入射光光电转换成信号电荷；像素晶体管部，该像素晶体管部被设在半导体衬底上并且将从光电转换部读出的信号电荷转换成电压；和元件隔离区，该元件隔离区被设在半导体衬底上并且将光电转换部与活性区分隔开，所述像素晶体管部被设在该活性区中。像素晶体管部包括多个晶体管。在这多个晶体管中，在至少一个其栅电极的栅极宽度方向朝向光电转换部的晶体管中，该栅电极的至少光电转换部侧部分隔着栅绝缘膜被设在活性区内且活性区上。
在根据本发明的该实施方式的固态成像器件中，在所述多个晶体管中，在至少一个其栅电极的栅极宽度方向朝向光电转换部的晶体管中，其光电转换部侧不突出到元件隔离区上，并被设在活性区内且活性区上。结果，与现有技术中栅电极的突出部分突出到元件隔离区之上的情形相比，像素晶体管形成区的尺寸减小。也就是说，光电转换部的尺寸可以增大与现有技术中被形成为突出到元件隔离区上的栅电极的突出部分所占据的区域相对应的面积，因此可以增大光电转换部的形成面积。
根据本发明的另一种实施方式，制造固态成像器件的方法包括以下步骤：在半导体衬底上形成元件隔离区，该元件隔离区将光电转换部形成区与活性区分隔开，在所述活性区中要形成像素晶体管；在半导体衬底上且在光电转换部形成区中形成光电转换部，该光电转换部将入射光转换成信号电荷；以及在半导体衬底上且在活性区中形成像素晶体管部，该像素晶体管部包括多个晶体管，这些晶体管将从光电转换部读出的信号电荷转换成电压。当所述多个晶体管被形成时，至少一个其栅电极的栅极宽度方向朝向光电转换部的晶体管被形成为使得该栅电极的至少光电转换部侧部分隔着栅绝缘膜被设在活性区内且活性区上。
在根据本发明另一种实施方式的制造固态成像器件的方法中，在多个晶体管中，至少一个其栅电极的栅极宽度方向朝向光电转换部的晶体管被形成为使得该栅电极的光电转换部侧部分被设在活性区内且活性区上。结果，与现有技术中栅电极的突出部分突出到元件隔离区上方的情形相比，像素晶体管形成区的尺寸减小。也就是说，光电转换部的尺寸可以增大与现有技术中被形成为突出到元件隔离区上方的栅电极的突出部分所占据的区域相对应的面积，因此可以增大光电转换部的形成面积。
根据本发明的另一种实施方式，一种成像设备包括：聚焦入射光的聚焦光学器件；接收由聚焦光学器件聚焦的光并对该光进行光电转换的固态成像器件；以及处理光电转换的信号的信号处理器件。所述固态成像器件包括：被设在半导体衬底上并且将入射光光电转换成信号电荷的光电转换部；被设在半导体衬底上并且将从光电转换部读出的信号电荷转换成电压地像素晶体管部；被设在半导体衬底上并且将光电转换部与活性区分隔开的元件隔离区，所述像素晶体管部被设在该活性区中。像素晶体管部包括多个晶体管。在这些晶体管中，在至少一个其栅电极的栅极宽度方向朝向光电转换部的晶体管中，该栅电极的至少光电转换部侧部分隔着栅绝缘膜被设在活性区内且活性区上。
在根据本发明另一种实施方式的成像设备中，由于含有根据本发明实施方式的固态成像器件，所以光电转换部的尺寸可以增大与现有技术中被形成为突出到元件隔离区上方的栅电极的突出部分所占据的区域相对应的面积，因此可以增大光电转换部的形成面积。
根据本发明一种实施方式的固态成像器件是有利的，其原因在于由于光电转换部的形成面积可以增大，所以饱和电荷量可以增大。此外，由于像素晶体管的栅电容可以减小，所以转换效率可以提高。
根据本发明另一种实施方式的制造固态成像器件的方法是有利的，其原因在于由于光电转换部的形成面积可以增大，所以饱和电荷量可以增大。此外，由于像素晶体管的栅电容可以减小，所以转换效率可以提高。
根据本发明另一种实施方式的成像设备是有利的，其原因在于由于光电转换部的形成面积可以增大，所以饱和电荷量可以增大。此外，由于像素晶体管的栅电容可以减小，所以转换效率可以提高。
【附图说明】
图1A是显示根据第一实施方式的固态成像器件的第一例子的截面平面图，图1B是沿图1A的IB-IB线所取的截面图，图1C是沿图1A的IC-IC线所取的截面图；
图2是根据现有技术的固态成像器件的剖面示意图，显示了与现有技术有关的问题；
图3是显示固态成像器件的结构的第一例子的修改例的剖面示意图；
图4A是显示根据第二实施方式的固态成像器件的例子的截面平面图，图4B是沿图4A的IVB-IVB线所取的截面图；
图5A是图4A的VA-VA线所取的截面图，图5B是图4A的VB-VB线所取的截面图；
图6是显示根据第三实施方式的固态成像器件的例子的截面平面图；
图7是显示在根据第四实施方式的制造固态成像器件的方法中的一个步骤的截面图；
图8是显示在根据第四实施方式的制造固态成像器件的方法中的一个步骤的截面图；
图9是显示在根据第四实施方式的制造固态成像器件的方法中的一个步骤的截面图；
图10是显示在根据第四实施方式的制造固态成像器件的方法中的一个步骤的截面图；
图11是显示在根据第四实施方式的制造固态成像器件的方法中的一个步骤的截面图；
图12是显示在根据第四实施方式的制造固态成像器件的方法中的一个步骤的截面图；
图13是显示在根据第四实施方式的制造固态成像器件的方法中的一个步骤的截面图；
图14A和14B包括显示在根据第四实施方式的制造固态成像器件的方法中的步骤的截面图；
图15A和15B包括显示在根据第四实施方式的制造固态成像器件的方法中的步骤的截面图；
图16A和16B包括显示在根据第四实施方式的制造固态成像器件的方法中的步骤的截面图；
图17A和17B包括显示在根据第四实施方式的制造固态成像器件的方法中的步骤的截面图；
图18A和18B包括显示在根据第四实施方式的制造固态成像器件的方法中的步骤的截面图；
图19A和19B包括显示在根据第四实施方式的制造固态成像器件的方法中的步骤的截面图；
图20A和20B包括显示在根据第四实施方式的制造固态成像器件的方法中的步骤的截面图；
图21包括显示在根据第四实施方式的制造固态成像器件的方法中的一个步骤的截面图；
图22包括显示在根据第五实施方式的制造固态成像器件的方法中的一个步骤的截面图；
图23是显示根据第六实施方式的成像设备的一个例子的框图；
图24是显示根据现有技术的固态成像器件的一个例子的布局的平面图；以及
图25是图24所示的根据现有技术的固态成像器件的等效电路。
【具体实施方式】
下面描述本发明的优选实施方式。
第一实施方式
(固态成像器件的第一结构例)
将参考图IA至1C来描述根据本发明的第一实施方式的固态成像器件的第一结构例。图1A是显示固态成像器件1的布局的截面图，图1B是沿图1A的IB-IB线所取的截面图，图1C是沿图1A的IC-IC线所取的截面图。
如图1A至1C所示，多个光电转换部12(例如，光电转换部12A、12B、12C和12D)和像素晶体管部13被设在半导体衬底11上。每个光电转换部12将入射光光电转换成信号电荷，并且例如包括设在其下的p型区和n型区。
浮动扩散部分FD被设在半导体衬底11上，位于光电转换部12A、12B、12C和12D的中心部分。浮动扩散部分FD例如由n型扩散层构成。接触区61被设在浮动扩散部分FD的中心。
此外，在每个光电转换部12和浮动扩散部分FD之间，转移晶体管TrT的转移栅电极21隔着栅绝缘膜(未示出)被设在半导体衬底11上。
像素晶体管部13将转移栅电极21从光电转换部12读出的信号电荷转换成电压，并且例如包括设在半导体衬底11上的p阱活性区15中的多个晶体管。这些晶体管例如包括复位晶体管TrR、放大晶体管TrA和选择晶体管TrS。
例如，在这些晶体管的栅电极22(22R、22A和22S)当中，在至少一个栅电极22中的栅极宽度方向是朝向光电转换部12的。
在该实施方式中，在复位晶体管TrR的栅电极22R、放大晶体管TrA的22A和选择晶体管TrS的栅电极22S的每一个中，栅极宽度方向朝向光电转换部12。
将光电转换部12与活性区15分隔开的元件隔离区16被设在半导体衬底11上。元件隔离区16例如具有浅沟槽隔离(STI)结构。
在栅电极22R、22A和22S的每一个中，至少光电转换部侧部分被设在活性区15内且活性区15上方。
此外，侧壁绝缘膜23被设在每个栅电极22(22R、22A和22S)的每个侧壁上。设在与每个栅电极22(22R、22A和22S)的栅极长度方向平行的两个侧壁上的侧壁绝缘膜23(23A和23B)在活性区15和元件隔离区16之间的边界上延伸。
此外，彼此分开的源/漏区24和25被设在栅电极22S两侧的活性区15中。类似地，彼此分开的源/漏区(未示出)被设在栅电极22R和22A每一个的两侧的活性区15中。
在该实施方式中，复位晶体管TrR的一个源/漏区(在栅电极22R的右侧)和放大晶体管TrA的一个源/漏区(在栅电极22A的左侧)由公共扩散层构成。此外，放大晶体管TrA的另一个源/漏区(在栅电极22A的右侧)和选择晶体管TrS的一个源/漏区由公共扩散层构成。
虽然未示出，但在半导体衬底11上，光电转换部12和像素晶体管部13构成像素部，外围电路部设在像素部的周围，外围电路部包括例如水平扫描电路、像素的垂直扫描电路、像素驱动电路、时序生成器电路等。
固态成像器件1就是这样构成的。
在固态成像器件1中，多个晶体管的栅电极22(22R、22A和22S)的栅极宽度方向都朝向光电转换部12。在每一个栅电极22R、22A和22S中，它的光电转换部12侧不突出到元件隔离区16上方，而是设在活性区15内且上方。因此，与现有技术中栅电极的突出部分突出到元件隔离区上方的情况相比，像素晶体管形成区的尺寸减小了。也就是说，光电转换部12的尺寸可以增大与现有技术中被形成为突出到元件隔离区上方的栅电极的突出部分所占据的区域相对应的面积，因而光电转换部12的形成面积可以增大。
由于光电转换部12的形成面积可以增大，所以能够解决以下问题：在给定的像素尺寸下，光电转换部12的面积减小与伸向元件隔离区16的栅电极22的突出部分相对应的量。
结果，饱和电荷量可以增大，这是有利的。
此外，由于光电转换部12的形成面积可以增大，所以像素晶体管的栅电容可以减小。因此就可以解决寄生电容增大与伸向元件隔离区16的栅电极22的突出部分相对应的量的问题。
结果，可以提高转换效率，这是有利的。
此外，参考图2，在根据现有技术的固态成像器件中，举一个对比的例子，栅电场被施加到设在活性区15和具有STI结构的元件隔离区16之间的边界的元件隔离区16侧上的栅电极22的多个部分，因此会担心寄生晶体管的活动。也就是说，由于栅电场，电子被诱发移动到栅电极22底下的元件隔离区16的下方，导致白斑/暗电流。此外，通过使元件隔离区16的深度减小，元件隔离区16中的应力减小，从而可以改进由应力引起的白斑/暗电流。然而，如果元件隔离区16的深度减小，那么电子在栅电场作用下被诱发移动到元件隔离区16下方，从而使改进白斑/暗电流的效果变差。
如上所述，寄生晶体管可能引起暗电流的恶化。为了抑制暗电流，除了提高衬底浓度(P-)外别无选择。当进行了优化时，光电转换部12中的N-型区和P型区的结处的N-型区中的N-由于P-的增大而被抵消。因而，实际光电转换部12的面积与设计值相比减小了，导致灵敏度降低。
然而，在根据本发明的该实施方式的固态成像器件1中，由于栅电极22R、22A和22S不突出到元件隔离区16上方，所以可防止寄生晶体管的活动。
结果，暗电流的产生可以减少，灵敏度可以提高。
在上述例子中，设在活性区15上的栅电极22R、22A和22S位于活性区15内。类似地，在布局方面，通过形成转移晶体管TrT的三角形的转移栅电极21，以便不突出到元件隔离区16上方，就可以增大光电转换部12的形成面积。也就是说，转移栅电极21被形成为位于光电转换部12上且光电转换部12内。
在该实施方式中，当考虑定位(alignment)时，根据公式(1)来定义重叠量Y1：
Y1=(x12+(ΔW/2)2+(ΔL/2)2)]]>
其中，x1代表活性区15和栅电极22之间的定位精度，ΔW表示元件隔离区16的宽度变化，ΔL表示栅电极22的宽度变化。此外，栅电极22和元件隔离区16之间的重叠量用Y来表示，侧壁绝缘膜23的宽度用Z来表示。
当不考虑定位时，根据公式(2)来定义重叠量Y2：
Y2=((ΔW/2)2+(ΔL/2)2)]]>
例如，即使Y2≤Y≤Y1并且x1≤Z，本发明的该实施方式也是可能的。
也就是说，即使元件隔离区16、栅电极22、侧壁绝缘膜23等每一个的定位和最终宽度都有变化，只要至少一部分侧壁绝缘膜23与元件隔离区16重叠并且源/漏区24和25相互分开，本发明的该实施方式就是可能的。
在晶片或芯片中，侧壁绝缘膜23的至少一部分应当处于图1B所示的状态。也就是说，在上述条件的范围内，通过减小定位裕度和最终宽度裕度，使栅电极22朝着元件隔离区16的突出量最小。
利用侧壁绝缘膜23的一部分与元件隔离区16重叠的布局，就可以实现上述效果。此外，在上述条件的范围内可以优化侧壁绝缘膜23的宽度。
(固态成像器件的结构的第一例子的修改例)
如图3所示，在沿栅极宽度方向所取的横截面中，固态成像器件1例如可被形成为使得侧壁绝缘膜23之一在元件隔离区16和活性区15之间的边界上延伸。也就是说，位于一个侧壁绝缘膜23侧的栅电极22的一端被设在活性区15内且活性区15上方。位于另一个侧壁绝缘膜23侧的栅电极22的一端被设为突出到元件隔离区16之上。根据本发明的该实施方式的固态成像器件1也包括这样的结构。
第二实施方式
(固态成像器件的结构的第二例子)
下面参考图4A和4B以及图5A和5B来描述根据本发明第二实施方式的固态成像器件的结构的例子。图4A是显示固态成像器件2的布局的横截面平面图，图4B是沿图4A的IVB-IVB线所截取的截面图，图5A是沿图4A的VA-VA线所截取的截面图，图5B是沿图4A的VB-VB线所截取的截面图。
如图4A至5B所示，除了LDD区26和27被置于固态成像器件1的像素晶体管部13中以外，固态成像器件2与固态成像器件1相同。
也就是说，多个光电转换部12(例如光电转换部12A、12B、12C和12D)和像素晶体管部13被设在半导体衬底11上。浮动扩散部分FD被设在半导体衬底11上光电转换部12的中央部分。此外，在每个光电转换部12和浮动扩散部分FD之间，转移晶体管TrT的转移栅电极21隔着栅绝缘膜20被设在半导体衬底11上。
像素晶体管部13包括设在半导体衬底11上的p阱活性区15中的多个晶体管。这些晶体管例如包括复位晶体管TrR、放大晶体管TrA和选择晶体管TrS。
在这些晶体管的栅电极22(22R、22A和22S)之中，在至少一个栅电极22中，栅极宽度方向朝向光电转换部12。
用于将光电转换部12与活性区15分隔开的元件隔离区16被设在半导体衬底11上。元件隔离区16例如具有浅沟槽隔离(STI)结构。
在栅电极22R、22A和22S的每一个中，至少光电转换部侧部分隔着栅绝缘膜20被设在活性区15内且活性区15上。
此外，侧壁绝缘膜23被设在每个栅电极22(22R、22A和22S)的每个侧壁上。设在平行于每个栅电极22R、22A和22S的栅极长度方向的两个侧壁上的侧壁绝缘膜23(23A和23B)在活性区15和元件隔离区16之间的边界上延伸。
此外，彼此分开的源/漏区24和25被设在栅电极22S两侧的活性区15中。类似地，彼此分开的源/漏区(未示出)被设在栅电极22R和22A每一个的两侧的活性区15中。
在该实施方式中，复位晶体管TrR的一个源/漏区和放大晶体管TrA的一个源/漏区由公共扩散层构成。此外，放大晶体管TrA的另一个源/漏区和选择晶体管TrS的一个源/漏区由公共扩散层构成。
此外，彼此分开的LDD区26和27被设在位于设在平行于每个栅电极22的栅极宽度方向的两个侧壁上的侧壁绝缘膜23(23A和23B)下方的活性区15中。因而，源/漏区24隔着LDD区26被设在位于栅电极22一侧的活性区15中，源/漏区25隔着LDD区27被设在栅电极22另一侧的活性区15中。LDD区26和27的杂质浓度低于源/漏区24和25。
虽然未示出，但在半导体衬底11上，光电转换部12和像素晶体管部13构成像素部，外围电路部被设在像素部的周围，外围电路部包括例如水平扫描电路、像素垂直扫描电路、像素驱动电路、时序发生器电路等。
固态成像器件2就是这样构成的。
在固态成像器件2中可以获得与固态成像器件1相同的工作效果。此外，由于LDD区26和27被设在像素晶体管部中，漏极端的电场降低。
在上述例子中，设在活性区15上的栅电极22R、22A和22S位于活性区15内。类似地，就布局而言，通过形成转移晶体管TrT的三角形转移栅电极21，使其不突出到元件隔离区16上方，就可以增大光电转换部12的形成面积。也就是说，转移栅电极21被形成位于光电转换部12上且光电转换部12内。
第三实施方式
(固态成像器件的结构的第三例子)
下面参考图6的横截面平面图来描述根据本发明第三实施方式的固态成像器件的结构的例子。
如图6所示，多个光电转换部12(例如光电转换部12A、12B、12C和12D)和像素晶体管部13被设在半导体衬底11上。每个光电转换部12将入射光光电转换成信号电荷，并且例如包括设在下方的p型区和n型区。
浮动扩散部分FD被设在半导体衬底11上光电转换部12A、12B、12C和12D的中央部分。浮动扩散部分FD例如由n型扩散层构成。
此外，在每个光电转换部12和浮动扩散部分FD之间，转移晶体管TrT的转移栅电极21隔着栅绝缘膜被设在半导体衬底11上。
像素晶体管部13将转移栅电极21从光电转换部12读出的信号电荷转换成电压，并且例如包括设在半导体衬底11上的p阱活性区15中的多个晶体管。这些晶体管例如包括复位晶体管TrR、放大晶体管TrA和选择晶体管TrS。
例如，在这些晶体管的栅电极22(22R、22A和22S)之中，在至少一个栅电极22中，栅极宽度方向朝向光电转换部12。
在该实施方式中，在复位晶体管TrR的栅电极22R、放大晶体管TrA的栅电极22A和选择晶体管TrS的栅电极22S的每一个中，栅极宽度方向朝向光电转换部12。
用于将光电转换部12与活性区15分隔开的元件隔离区16被设在半导体衬底11上。元件隔离区16例如具有浅沟槽隔离(STI)结构。
在栅电极22R和22S的每一个中，至少光电转换部侧隔着栅绝缘膜被设在活性区15内且活性区15上。栅电极22A隔着栅绝缘膜被设在活性区15上，朝着元件隔离区16突出。
此外，如同参考图1描述的，侧壁绝缘膜23被设在每个栅电极22R、22A和22S的每个侧壁上。设在与每个栅电极22R和22S的栅极长度方向平行的两个侧壁上的侧壁绝缘膜23(23A和23B)在活性区15和元件隔离区16之间的边界上延伸。
此外，如同参考图1描述的，彼此分开的源/漏区24和25被设在栅电极22S两侧的活性区15中。类似地，彼此分开的源/漏区(未示出)被设在栅电极22R和22A每一个的两侧的活性区15中。
此外，如同参考图5B描述的，彼此分开的LDD区26和27可被设在位于设在平行于每个栅电极22的栅极宽度方向的两个侧壁上的侧壁绝缘膜23(23A和23B)下方的活性区15中，LDD区26和27的杂质浓度低于源/漏区24和25。因而，源/漏区24隔着LDD区26被设在位于栅电极22一侧的活性区15中，源/漏区25隔着LDD区27被设在栅电极22另一侧的活性区15中。
虽然未示出，但在半导体衬底11上，光电转换部12和像素晶体管部13构成像素部，外围电路部被设在像素部的周围，外围电路部包括例如水平扫描电路、像素垂直扫描电路、像素驱动电路、时序发生器电路等。
固态成像器件3就是这样构成的。
在固态成像器件3中，多个晶体管的栅电极22R、22A和22S的栅极宽度方向朝向光电转换部12。在栅电极22R和22S的每一个中，其光电转换部12侧不突出到元件隔离区16上方，且被设在活性区15内且活性区15上方。结果，与根据现有技术的、栅电极的突出部分突出到元件隔离区上方的情况相比，像素晶体管形成区的尺寸减小了。也就是说，光电转换部12的尺寸可被增大与根据现有技术的、被形成为突出到元件隔离区上方的栅电极的突出部分所占据的区域相对应的面积，因而可以增大光电转换部12的形成面积。
由于光电转换部12的形成面积可以增大，所以有可能解决以下问题：在给定的像素尺寸下，光电转换部12的面积减小与伸向元件隔离区16的栅电极22的突出部分相对应的量。
结果，可以增大饱和电荷量，这是有利的。
此外，象在固态成像器件1中一样，由于在固态成像器件3中栅电极22R和22S不突出到元件隔离区16上，所以可以防止寄生晶体管的活动。
结果，可以减少暗电流的产生，并且可以提高灵敏度。
在固态成像器件3中，放大晶体管的栅电极22A可被形成为不突出到元件隔离区上方。在这种情况下，每单位像素面积中光电转换部的面积可以增大。然而，当放大晶体管的栅电极22A被形成为突出到元件隔离区上方时，放大晶体管的1/f噪声可以降低更多，这在某些情况下可能是有利的。
此外，在放大晶体管TrA中，为了减少随机噪声，沟道形成区的尺寸越大则越好。随着沟道形成区的尺寸增大，该区变得更平坦，并且噪声减小得更多。结果，在放大晶体管TrA中，突出到元件隔离区16上方的部分的突出量与现有技术中相同，因而沟道面积增大。同时，在受噪声影响较小的复位晶体管TrR和选择晶体管TrS中，栅电极22R和22S的突出可以减小。也就是说，可以采用这样一种结构：栅电极的侧壁绝缘膜在元件隔离区16上延伸。
结果，在固态成像器件3中，通过使光电转换部12的面积相对于现有技术变大，就可以获得随机噪声不恶化的像素特性。
(第四实施方式)
(制造固态成像器件的方法的第一例子)
下面参考图7至21的剖面图来描述根据本发明一种实施方式的制造固态成像器件的方法的例子。
参考图7，例如硅衬底被用作半导体衬底11。在半导体衬底11上形成衬垫氧化物膜111和氮化硅膜112。通过氧化半导体衬底11的表面，例如，通过热氧化，来形成衬垫氧化物膜111。衬垫氧化物膜111被形成为例如厚度为15nm。然后，例如通过低压CVD(LP-CVD)在衬垫氧化物膜111上形成氮化硅膜112。氮化硅膜112被形成为例如厚度为160nm。
在该例子中使用氮化硅膜/衬垫氧化物膜结构。可替换地，可以使用氮化硅膜/多晶硅膜或非晶硅膜/衬垫氧化物膜结构。
下面参考图8，在氮化硅膜112上形成抗蚀剂掩模(未示出)，该抗蚀剂掩模在与元件隔离区形成区相对应的位置处有一个开口，然后，通过在氮化硅膜112和衬垫氧化物膜111中蚀刻而形成开口113。在蚀刻过程中例如可以使用反应离子蚀刻(RIE)系统、电子回旋共振(ECR)蚀刻系统等。在该处理后，使用灰化装置等除去抗蚀剂掩模。
接着，如图9所示，使用氮化硅膜112作为蚀刻掩模，在半导体衬底11中形成第一元件隔离槽114和第二元件隔离槽115。在该蚀刻过程中，例如使用RIE系统、ECR蚀刻系统等。
首先，执行对外围电路部和像素部中的第二元件隔离槽115和第一元件隔离槽114的第一蚀刻。在这一阶段，在外围电路部和像素部中，第一和第二元件隔离槽114和115中每一个的深度为50至160nm。
虽然未示出，但在像素部上形成抗蚀剂掩模，并且执行第二蚀刻，使得第二元件隔离槽115仅在外围电路部中延伸。因而，第二元件隔离槽115的深度被设置成例如仅在外围电路部中为0.3μm。然后除去抗蚀剂掩模。
按这样的方式，通过在像素部中形成浅的第一元件隔离槽114，就可以抑制由于蚀刻损伤造成的白缺陷，这是有利的。通过形成浅的第一元件隔离槽114，光电转换部的有效面积增大，因此饱和电荷量增大，这是有利的。
接下来形成衬膜，但没有被示出。例如，通过在约800℃至900℃下的热氧化，形成衬膜。该衬膜可以是氧化硅膜、含氮氧化硅膜或者CVD氮化硅膜。衬膜的厚度约为4到10nm。
此外，虽然未示出，但使用抗蚀剂掩模对像素部执行硼(B)离子注入，以便抑制暗电流。例如以约10keV的注入能量、以1×1012/cm2至1×1014/cm2的剂量来进行离子注入。在像素部中形成元件隔离区的第一元件隔离槽114周围的区域中，随着硼浓度的增加，暗电流被抑制得更多，并且更有效地防止寄生晶体管的活动。然而，如果硼浓度过多地增加，那么构成光电转换部的光电二极管的面积减小，并且饱和电荷量减小。因此，剂量被设在上述范围内。
下面，如图10所示，在氮化硅膜112上形成绝缘膜，以便填充第二元件隔离槽115和第一元件隔离槽114每一个的内部。例如通过高密度等离子CVD沉积氧化硅，形成绝缘膜。
然后，通过例如利用化学机械抛光(CMP)除去氮化硅膜112上的过量的绝缘膜，绝缘膜保留在第二元件隔离槽115和第一元件隔离槽114每一个的内部，从而形成第二元件隔离区15和第一元件隔离区14。在CMP过程中，氮化硅膜112用作阻挡物。
下面，如图11所示，为了调节第一元件隔离区14相对于半导体衬底11表面的高度，氧化物膜被湿蚀刻。氧化物膜的蚀刻量例如为40至100nm。
下面，通过除去氮化硅膜112(参考图10)，暴露出衬垫氧化物膜111。例如通过用热磷酸进行湿蚀刻，氮化硅膜112被除去。
下面，如图12所示，使用在与p阱形成区相对应的位置处有开口的抗蚀剂掩模(未示出)，透过剩余的衬垫氧化物膜111执行离子注入，以在半导体衬底11中形成p阱121。还执行沟道离子注入。然后除去抗蚀剂掩模。
此外，使用在与n阱形成区相对应的位置处有开口的抗蚀剂掩模(未示出)，透过剩余的衬垫氧化物膜111执行离子注入，以在半导体衬底11中形成n阱123。还执行沟道离子注入。然后除去抗蚀剂掩模。
使用硼(B)作为离子注入种类，以例如200keV的注入能量且以例如1×1013cm-2的剂量，形成p阱121。使用硼(B)作为离子注入种类，以例如10至20keV的注入能量且以1×1011cm-2至1×1013cm-2的剂量，执行p阱121的沟道离子注入。
使用例如磷(P)作为离子注入种类，以例如200keV的注入能量且以例如1×1013cm-2的剂量，形成n阱123。使用例如砷(As)作为离子注入种类，以例如100keV的注入能量且以1×1011cm-2至1×1013cm-2的剂量，执行n阱123的沟道离子注入。
虽然没有示出，但接下来对光电转换部执行用于形成光电二极管的离子注入，从而形成p型区。例如，在光电转换部形成部分中，对半导体衬底的表面执行硼(B)离子注入，对更深的区执行砷(As)或磷(P)离子注入，从而形成连接到p型区的较低部分的n-型区。这样就形成了具有pn结的光电转换部。
接下来，如图13所示，例如通过湿蚀刻除去衬垫氧化物膜111(参考图12)。然后，在半导体衬底11上形成用于高电压的厚的栅绝缘膜51H。其厚度被设为：对于源电压为3.3V的晶体管约为7.5nm，对于源电压为2.5V的晶体管约为5.5nm。接着在用于高电压的厚的栅绝缘膜51H上形成抗蚀剂掩模(未示出)，并且形成在低电压晶体管区中的厚的栅绝缘膜51H被除去。
在除去抗蚀剂掩模后，在半导体衬底11上、在低电压晶体管区中形成薄的栅绝缘膜51L。其厚度被设为：对于源电压为1.0V的晶体管约为1.2至1.8nm。同时，在像素部中的晶体管形成区中也形成薄的栅绝缘膜(未示出)，该薄的栅绝缘膜由氧化物膜、氧氮化物膜等构成。
为了进一步减小栅极泄漏，可以使用氧化铪膜、氧化锆膜等作为所述氧化物膜。可以使用氧氮化硅膜、氧氮化铪膜、氧氮化锆膜等作为所述氧氮化物膜。这样就可以使用高电介质膜。
此后，在附图中，为方便起见，厚的栅绝缘膜51H的厚度和薄的栅绝缘膜51L的厚度被显示为相同。
接下来，如图14A所示，它包括像素部10的截面图和外围电路部17的截面图，光电转换部12被形成在半导体衬底11中。在像素部10中，光电转换部12被形成在设于半导体衬底11中的p阱125(121)中，并且包括p型区12P和设在其下方的n-型区。
元件隔离区16被设在半导体衬底11中，这些元件隔离区将设有像素晶体管部的活性区15与光电转换部12隔开，将像素彼此隔开，并且在外围电路部17中将晶体管彼此隔开。图14A从左起依次显示了将光电转换部12与活性区15分隔开的元件隔离区16、将像素彼此隔开的元件隔离区16以及在外围电路部17中将晶体管彼此隔开的元件隔离区16。这些元件隔离区16的每一个都具有例如浅沟槽隔离(STI)结构。
栅电极形成膜131被形成在半导体衬底11上，两者之间隔着栅绝缘膜51(参考图13描述的51H和51L)和栅绝缘膜20。栅电极形成膜131是例如通过采用LP-CVD来沉积多晶硅而形成的。沉积膜的厚度取决于技术节点，在90nm节点处为150至200nm。
此外，通常来说，考虑到工艺可控性，为了增大栅极纵横比，该厚度倾向于随节点减小。
此外，为了防止栅耗尽，可以使用锗化硅(SiGe)来取代多晶硅。术语“栅耗尽”是指以下问题：随着栅氧化物膜的厚度减小，不仅栅氧化物膜的物理厚度的影响无法忽略，而且栅多晶硅膜中的耗尽层的厚度的影响也变得无法忽略，并且栅氧化物膜的有效厚度不减小，导致晶体管性能下降。
接下来，如图14B所示，它包括像素部10的截面图和外围电路部17的截面图，其中采取措施来防止栅耗尽。首先，在pMOS晶体管形成区上形成抗蚀剂掩模141，nMOS晶体管形成区中的栅电极形成膜131被掺杂n型杂质。在掺杂过程中，例如执行磷(P)或砷(As)离子注入。离子注入剂量约为1×1015/cm2至1×1016/cm2。然后，除去抗蚀剂掩模141。
接下来，虽然没有示出，但在nMOS晶体管形成区上形成抗蚀剂掩模(未示出)，并且pMOS晶体管形成区中的栅电极形成膜131被掺杂p型杂质。在掺杂过程中，例如执行硼(B)、二氟化硼(BF2)或铟(In)的离子注入。离子注入剂量约为1×1015/cm2至1×1016/cm2。然后，除去抗蚀剂掩模。图14B显示了就要除去抗蚀剂掩模141前的状态。
离子注入的顺序不限于以上描述的顺序，可以先执行p型杂质掺杂。此外，在每次离子注入中，为了防止被离子注入的杂质穿过栅绝缘膜，可以一同进行氮(N2)的离子注入。
接下来，如图15A所示，它包括像素部10的截面图和外围电路部17的截面图，绝缘膜132被沉积在栅电极形成膜131上，绝缘膜132在栅工艺中用作掩模。例如，氧化物膜或氮化物膜可以用作该绝缘膜132。膜的厚度约为10至100nm。
接下来，在绝缘膜132上形成用于形成每个栅电极的抗蚀剂掩模142。利用抗蚀剂掩模142作为蚀刻掩模、通过反应离子蚀刻对绝缘膜132进行蚀刻以形成掩模。然后，使用绝缘膜132的掩模作为蚀刻掩模，对栅电极形成膜131进行蚀刻。
结果，如图15B所示，该图包括像素部10的截面图和外围电路部17的截面图，像素部10中的MOS晶体管的栅电极21和22以及外围电路部17中的MOS晶体管的栅电极52被形成。图15B示出转移晶体管的栅电极21和复位晶体管的栅电极22(22R)。在形成栅电极22的过程中，虽然没有示出，但放大晶体管的栅电极和选择晶体管的栅电极也被形成。
如参考图1等所述，在像素晶体管部13中的多个晶体管的栅电极22当中的至少一个栅电极22中，栅极宽度方向朝向光电转换部12。
在每个栅电极22中，至少光电转换部12侧部分被设在活性区15内且活性区15上，两者之间隔着栅绝缘膜20。
然后，除去抗蚀剂掩模142(参考图15A)，通过湿蚀刻除去绝缘膜132(参考图15A)。图15B示出在除去抗蚀剂掩模142和绝缘膜132后的状态。
接下来，如图16A和16B所示，每幅图都包括像素部10的截面图和外围电路部17的截面图，外围电路部17中的MOS晶体管等的LDD区(未示出)被形成。
首先，如图16A所示，通过抗蚀剂涂覆、光刻等形成在对应于PMOS晶体管形成区的位置上有开口的抗蚀剂掩模143。接着，对于外围电路部17中的PMOS晶体管形成区，在栅电极52(52P)两侧的半导体衬底11中形成袋扩散层(pocket diffusion layers)(未示出)。通过离子注入来形成袋扩散层，在该离子注入中，砷(As)或磷(P)被用作离子注入种类，剂量被设为例如1×1012/cm2至1×1014/cm2。
此外，在栅电极52(52P)两侧的半导体衬底11中形成LDD区(未示出)。通过离子注入来形成LDD区，在该离子注入中，例如二氟化硼(BF2)、硼(B)或铟(In)被用作离子注入种类，剂量被设为例如1×1013/cm2至1×1015/cm2。然后，除去抗蚀剂掩模143。图16A示出就要除去抗蚀剂掩模143前的状态。
接下来，如图16B所示，通过抗蚀剂涂覆、光刻等形成在与外围电路部17中的NMOS晶体管形成区相对应的位置上有开口的抗蚀剂掩模144。
对于形成在外围电路部17中的NMOS晶体管，在每个栅电极52(52N)两侧的半导体衬底11中形成袋扩散层(未示出)。通过离子注入来形成袋扩散层，在该离子注入中，例如二氟化硼(BF2)、硼(B)或铟(In)被用作离子注入种类，剂量被设为例如1×1012/cm2至1×1014/cm2。
此外，在栅电极52(52N)两侧的半导体衬底11中形成LDD区(未示出)。通过离子注入来形成LDD区，在该离子注入中，例如砷(As)或磷(P)被用作离子注入种类，剂量被设为例如1×1013/cm2至1×1015/cm2。然后，除去抗蚀剂掩模144。图16B示出就要除去抗蚀剂掩模144前的状态。
此外，在对外围电路部17中的NMOS晶体管和PMOS晶体管进行袋式离子注入前，为了抑制注入中的沟道化，可以执行预先非晶化，例如通过锗(Ge)离子注入。此外，为了减少在形成LDD区后可能引起瞬间增强扩散(TED)等的注入缺陷，可以在约800℃至900℃下执行快速热退火(RTA)处理。
由于不对像素部10执行LDD离子注入，所以在如图1C的截面结构中所示的侧壁下方不形成LDD区。
接下来，如图17A所示，该图包括像素部10和截面图和外围电路部17的截面图，在像素部10和外围电路部17的整个表面上形成氧化硅(SiO2)膜134。氧化硅膜134是由非掺杂硅酸盐玻璃(NSG)、四乙基原硅酸盐(TEOS)或高温氧化(HTO)膜构成的沉积膜。氧化硅膜134被形成为厚度例如为10nm或更小。
接下来，如图17B所示，该图包括像素部10的截面图和外围电路部17的截面图，氮化硅膜135被形成在氧化硅膜134上。氮化硅膜135例如通过LP-CVD形成。其厚度例如为50nm或更小。
氮化硅膜135可以是通过可在低温下进行的原子层沉积形成的ALD氮化硅膜。
在像素部10中的光电转换部12上，氮化硅膜135下面的氧化硅膜134随着氧化硅膜134厚度的减小而更多地阻止光反射，从而提高光电转换部12的灵敏度。
接下来，视需要，第三层氧化硅(SiO2)膜(未示出)被沉积在氮化硅膜135上。该氧化硅膜是由NSG、LP-TEOS或HTO膜构成的沉积膜。
在该例子中，侧壁形成膜137具有氮化硅膜135/氧化硅膜134的两层结构。如上所述，侧壁形成膜137可以具有氧化硅膜/氮化硅膜/氧化硅膜的三层结构。
接下来，如图18A所示，该图包括像素部10的截面图和外围电路部17的截面图，覆盖像素部10的抗蚀剂掩模145被形成。利用抗蚀剂掩模145，侧壁形成膜137被蚀刻，从而在每个栅电极52的侧壁上形成侧壁绝缘膜53。
在不形成抗蚀剂掩模145的情况下蚀刻侧壁形成膜137以形成侧壁绝缘膜53，就可以减少工艺步骤的数量。但是，在这种情况下，在侧壁处理期间在像素部10中容易发生蚀刻损伤，因此必须加以注意。当发生蚀刻损伤时，暗电流增大，这是一个问题。
然后，除去抗蚀剂掩模145。图18A示出就要除去抗蚀剂掩模145前的状态。
接下来，如图18B所示，该图包括像素部10的截面图和外围电路部17的截面图，在整个表面上形成用于形成侧壁的氧化硅膜138。氧化硅膜138是由NSG、LP-TEOS或HTO膜构成的沉积膜。氧化硅膜138被形成为厚度例如为50nm或更小。
接下来，如图19A所示，该图包括像素部10的截面图和外围电路部17的截面图，氧化硅膜138被深蚀刻(etch back)以形成侧壁绝缘膜23。在该步骤中，为了防止由于深蚀刻造成的损伤，深蚀刻在氮化硅膜135上停止。因而可以抑制由于深蚀刻损伤引起的像素部10中的暗电流。
形成在像素部10中的每个侧壁绝缘膜23包括形成在栅电极21和22每一个的每个侧壁上的氧化硅膜134、氮化硅膜135和氧化硅膜138。侧壁绝缘膜53每个都包括形成在每个栅电极52的每个侧壁上的氧化硅膜134、氮化硅膜135和氧化硅膜138。设在与栅电极22的栅极长度方向平行的侧壁上的侧壁绝缘膜23(未示出)中的一部分在活性区15和元件隔离区16之间的边界上延伸，如图1B、图3等所示。
接下来，如图19B所示，该图包括像素部10的截面图和外围电路部17的截面图，通过抗蚀剂涂覆、光刻等形成在与PMOS晶体管形成区相对应的位置上有开口的抗蚀剂掩模146。利用抗蚀剂掩模146，通过在外围电路部17的PMOS晶体管形成区中进行离子注入，形成源/漏区54(54P)和55(55P)。也就是说，在每个栅电极52(52P)两侧的半导体衬底11中、中间隔着LDD区(未示出)而形成源/漏区54P和55P。源/漏区54P和55P通过离子注入而形成，在该离子注入中，例如硼(B)或二氟化硼(BF2)被用作离子注入种类，剂量被设为例如1×1015/cm2至1×1016/cm2。然后，除去抗蚀剂掩模146。图19B示出就要除去抗蚀剂掩模146前的状态。
接下来，如图20A所示，该图包括像素部10的截面图和外围电路部17的截面图，通过抗蚀剂涂覆、光刻等形成在与外围电路部17中的NMOS晶体管形成区相对应的位置上有开口的抗蚀剂掩模147。利用抗蚀剂掩模147，通过在外围电路部17的NMOS晶体管形成区中进行离子注入，形成源/漏区54(54N)和55(55N)。也就是说，在每个栅电极52(52N)两侧的半导体衬底11中、中间隔着LDD区(未示出)而形成源/漏区54N和55N。源/漏区54N和55N通过离子注入而形成，在该离子注入中，例如砷(As)或磷(P)被用作离子注入种类，剂量被设为例如1×1015/cm2至1×1016/cm2。然后，除去抗蚀剂掩模147。图20A示出就要除去抗蚀剂掩模147前的状态。
接下来，如图20B所示，该图包括像素部10的截面图和外围电路部17的截面图，通过抗蚀剂涂覆、光刻等形成在与像素部10的阱接触形成区相对应的位置上有开口的抗蚀剂掩模148。利用抗蚀剂掩模148，通过在像素部10的阱接触形成区中进行离子注入而形成接触区126。也就是说，在像素部10的p阱125中形成接触区126，接触区126的杂质浓度高于p阱125。接触区126通过离子注入而形成，在该离子注入中，例如硼(B)或二氟化硼(BF2)被用作离子注入种类，剂量被设为例如1×1015/cm2至1×1016/cm2。然后，除去抗蚀剂掩模148。图20B示出就要除去抗蚀剂掩模148前的状态。
接下来，如图21所示，该图包括像素部10的截面图和外围电路部17的截面图，通过抗蚀剂涂覆、光刻等形成在与像素部的像素晶体管部形成区相对应的位置上有开口的抗蚀剂掩模149。利用抗蚀剂掩模149，通过在像素部10的NMOS晶体管形成区中进行离子注入而形成源/漏区24和25。也就是说，在每个栅电极22两侧的半导体衬底11中形成源/漏区24和25。源/漏区24和25通过离子注入而形成，在该离子注入中，例如砷(As)或磷(P)被用作离子注入种类，剂量被设为例如1×1015/cm2至1×1016/cm2。
同时，在栅电极21一侧上的半导体衬底11中形成浮动扩散部分FD。
然后，除去抗蚀剂掩模149。图21示出就要除去抗蚀剂掩模149前的状态。
该离子注入可以与用于形成外围电路部中的每个NMOS晶体管的源/漏区54N和55N的离子注入同时进行。
接着，对于每个源/漏区执行活性化退火。活性化退火例如在约800℃至1100℃下进行。例如可使用快速热退火(RTA)系统、spike-RTA(瞬间RTA)系统等来执行活性化退火。
在根据上述实施方式的制造固态成像器件的方法中，在像素晶体管部13中的晶体管之中，至少一个其栅电极22的栅极宽度方向朝向光电转换部12的晶体管被形成为使得栅电极22的光电转换部侧部分被设在活性区内且活性区上方。结果，与现有技术中栅电极的突出部分突出到元件隔离区上方的情形相比，像素晶体管部13形成区的尺寸缩小。也就是说，光电转换部12的尺寸可以增大与现有技术中被形成为突出到元件隔离区上方的栅电极的突出部分所占据的区域相对应的面积，因而可以增大光电转换部12的形成面积。
结果，可以增大饱和电荷量，这是有利的。此外，由于像素晶体管部13的栅电容可以减小，所以转换效率可以提高。另外，可以提高灵敏度。
此外，由于栅电极22R、22A和22S不伸到元件隔离区16上方，所以可以防止寄生晶体管的活动。结果，可以减少暗电流的产生，并且可以获得高质量的图像。
此外，只有放大晶体管TrA可被形成为栅电极22A像现有技术中一样突出到元件隔离区16上方。在这样的情况下，光电转换部12的面积与现有技术相比可以增大，并且放大晶体管TrA的沟道面积可以增大。因此，可以获得随机噪声不恶化的像素特性。
第五实施方式
(制造固态成像器件的方法的第二例子)
下面参考图22的截面图来描述根据本发明一种实施方式的、制造固态成像器件的方法的一个例子。
基本上，执行与制造固态成像器件的方法的第一例子中相同的步骤。在参考图16B描述的步骤后，如图22所示，该图包括像素部10的截面图和外围电路部17的截面图，抗蚀剂掩模151被形成为覆盖光电转换部12和外围电路部17的PMOS晶体管形成区。抗蚀剂掩模151还覆盖活性区15，包括与栅电极22的栅极长度方向平行的元件隔离区16和活性区15之间的边界。因为该步骤，在下一步骤中被形成在与栅电极22的栅极长度方向平行的两个侧壁上的侧壁绝缘膜的下方不形成LDD区。利用通常的抗蚀剂涂覆和光刻来形成抗蚀剂掩模151。
结果，通过利用抗蚀剂掩模151执行离子注入，LDD区(未示出)被形成在栅电极21一侧(与光电转换部12侧相反的一侧)以及栅电极22两侧上的半导体衬底11中。同时，LDD区(未示出)被形成在NMOS晶体管的栅电极52N两侧的半导体衬底11中。LDD区通过离子注入来形成，在该离子注入中，例如砷(As)或磷(P)被用作离子注入种类，剂量被设为例如1×1013/cm2至1×1015/cm2。此外，可以形成袋扩散层。
对于形成在像素部10中的NMOS晶体管，从减少步骤数的角度看可以不必形成LDD区。可替换地，该离子注入可以与用于为外围电路部17中所形成的MOS晶体管形成LDD区的离子注入同时进行。
然后，除去抗蚀剂掩模151。图22示出就要除去抗蚀剂掩模151前的状态。
在制造固态成像器件的方法的第二例子中，可以取得与制造固态成像器件的方法的第一例子中相同的工作效果。此外，由于LDD区26和27被形成在像素晶体管部13中，所以漏极端的电场降低。
第六实施方式
(成像设备的例子)
下面参考图23的框图来描述根据本发明第六实施方式的成像设备的例子。成像设备的例子包括摄像机、数码相机和移动电话相机。
参考图23，成像设备300包括一固态成像器件(未示出)作为成像器件301。形成图像的聚焦光学器件302被设在成像器件301的聚光侧，信号处理器件303包括驱动信号处理器件303的驱动电路、将固态成像器件光电转换得到的信号处理成图像的信号处理电路等。此外，信号处理器件处理得到的图像信号可被图像存储器件(未示出)保存。在这样的成像设备300中，根据本发明以上实施方式的固态成像器件1、2和3的任一种可以用作固态成像器件。
在成像设备300中，由于使用的是根据本发明以上实施方式的、具有高灵敏度的任一固态成像器件1、2或3，所以能够记录高质量的图像，这是有利的。
成像设备300不限于上述结构。本发明的实施方式适用于任何结构的成像设备，只要它包括固态成像器件。
每个固态成像器件1、2或3都可被形成为一个芯片或可被形成到一个模块中，成像器件和信号处理器件或光学系统被封装在该模块中。
术语“成像”不仅指通常的相机拍摄过程中的摄像，而且指广义上的指纹检测等。
本发明包含与2008年11月12日在日本特许厅递交的日本在先专利申请JP 2008-289670中公开的内容有关的主题，该申请的全部内容以引用的方式被合并到本文中。
本领域的技术人员应当理解，根据设计需要和其它因素可以做出各种修改、合并、子合并和替换，只要它们落入所附权利要求及其等同物的范围内即可。