本发明涉及半导体集成电路器件，特别是涉及一种半导体集成电路器件，其中采用了抗热载流子和抗静电击穿的措施，其内部电路具有金属氧化物半导体（MOS）场效应晶体管的轻掺杂漏（LDD）结构及其制造方法。 在半导体器件中，特别是微型化半导体器中，包括金属一氧化物-半导体场效应晶体管（MOSFETS），建议为防止热载流子的出现，对源庭漏采用LDD结构。LDD结构的源和漏区是由高掺杂浓度区和低掺杂浓度区构成的，高掺杂区与栅电极相隔开形成的（以下用与栅电极偏离形成来表示），而低掺杂浓度区是设置在高掺杂浓度区和栅电极之间。由于LDD结构，在沟道方向的漏边缘的电场减弱了，结果抑制了热载流子的出现。这样，由热载流子使元件特性退化会得到抑制，提高了可靠性。例如，在N-沟道的MOSFET（以下用NMOSFET）的情况下，上面提到低掺杂浓度区的浓度设置在1013/Cm-2的数量级，其长度在0.2到0.4μm之间。
LDD在国际电子工程师电子器件学报，第ED-29卷，第4册，第590页1982年帕·杰·桑（P·J·Tsang）等的文章中描述过（P·J·Tsang et al，IEEE TRANSACTIONS ON ELECTRON DEVICES，V01，ED-29，NO.4，P590（1982））。
使用LDD结构，发明者试验地制造了DRAMS（动态-随机存储器）等。然后，从中揭示出输入/输出电路中的静电击穿电压是成问题的。即，在使用LDD结构的元件作为输入或输出电路的情况，外部静电能直接加在其上，特别是作为一个输入保护元件，既使对相当低的静电能，也会引起栅绝缘膜的击穿或破坏。因此，输入保护元件的导通电压由于低杂质浓度区的存在而提高了作用在栅绝缘膜上的电压，结果导致低的静电击穿电压。
发明者反复进行研究，发现了下述情况。
就防阻热载流子而言，制备用于输入输出电路的MOSFET的源和漏区，用磷比只用砷更有效。进而，在输入输出电路MOSFET的LDD源和漏区是由使用磷的低杂质浓度区的情况，杂质浓度是不满意的。也就是说，保护元件的导通电压变高。此外，为了形成源和漏区在高浓度磷用常规的方法（采用栅电极作为掩膜的方法）引入到衬底的情况，在栅极下面的有效沟道长度（栅有效长度）由于磷的扩散速度很大而变小。当打算克服这个缺点时，栅的长度增加了，这是和半导体器件微型化相背离的。当然，在只用砷形成源和漏区的结构时，热载流子问题出现了。
本发明的一个目的是提高MOS型半导体集成电路器件的击穿或破坏电压。
本发明的另一个目的是提供一种半导体器件，这种器件能提高半导体器件中的静电击穿或破坏电压（ESD），这种半导体器件是在其内部电路中采用LDD结构的MOSFET。
本发明的另一个目的是提供一种半导体器件，它能在提高静电击穿电压的同时使热载流子不易出现。
本发明进一步的目的是提供一种半导体器件，它能不用提高源和漏区的电阻而取得元件工作速度的提高。
本发明另一个目的是提供一种制造半导体器件的方法，它能容易地生产前面提到的半导体器件，而不用大改变用于制备LDD结构的半导体器件的工艺。
上边提到的目的和其它目的及本发明的新的特点会从说明书的描述及其附图看得更加明显。
本发明的典型特性将概述如下。
在其内部电路中采用LDD结构的MOSFET半导体器件的输入或输出电路是由MOSFET结构构成的，其中源和漏区是由掺入高浓度磷而形成的。这样，取得了静电破坏电压的增加，而同时使热载流子不易出现。
进而，高浓度的磷是以这样的方法引入的，在栅电极两边上形成的侧壁间隔是作为掩模使用的。这样，尽管磷的扩散速度很大，能够形成与栅电极重迭很小的源和漏区。形成侧壁间隔的步骤可用现在形成内部电路的LDD结构的侧壁间隔的步骤，这样没有急剧增加工艺步骤。
图1是本发明的实施方案的截面图。
图2A-2G是用于制备图1中实施方案的工艺步骤截面图。
图3是本发明另一实施方案的剖面图。
图4A和4B是用于制备图3中实施方案的工艺中某些步骤的剖面图。
图5和图6分别示出了本发明应用于输入和输出电路例子的电路图。
图7是本发明又一实施方案的剖面图。
图1示出了本发明应用到半导体器件上的实施方案，比如，一个由互补MOSFETS构成的D-RAM。区1是一个区（输入/输出电路区），其中构成了一个用于输入/输出电路的元件，而区2是一个区，（内部电路区），其中形成了构成一个内部电路而不是存储单元的元件。图示出了两个元件的截面。
作为输入/输出电路1的元件NMOSFET 11是在半导体衬底10上形成，半导体衬底10是由P-型硅单晶制备的，NMOSFET 12和P-沟道MOSFET（以下用‘PMOSFET’）13分别在衬底10上和这里提供的N-型阱14上形成内部电路2的元件。单一的MOSFET是由场绝缘膜（SiO2）15将其相互隔离，场绝缘膜（SiO2）15是隔离绝缘区膜的元件。
NMOSFET 11包括栅电极17，是由多晶硅制成的，是在栅绝缘膜（SiO2）16上形成的，作为源和漏区N型区18是在衬底10的主要表面中提供的。由SiO2构成的侧面间隔（绝缘膜）22是由低压化学气相淀积（CVD）工艺在栅电极17的两侧形成的。然而，MOSFET.11没有LDD结构。每一N型区18由区19（低浓度磷区）和区20（高浓度磷区）构成的。区19掺以低浓度磷，区20掺以高浓度磷。在这个例子的情况下，区19的浓度是或小于1013Cm-2（约1×1018Cm-3）区20为1-10×1015Cm-2。特别是，磷区20的浓度设置在1-20×1019Cm-3或更高。磷区20的浓度需要至少高于磷区26（下边将描述）的浓度。发明者已经验证，既使用如此高度的磷区作为源和漏区，热载流子出现是很小的，而同时抗静电破坏强度增加，这将在下边论述。此外，由区19和区20与衬底10确定的结的深度设置到0.2μm和0.5μm。高浓度磷区20其内部扩散终端，是在栅电极17两端的下面，形成能包围那里的低浓度磷区19的形状。
NMOSFET 12包括栅电极23，是由多晶硅在栅绝缘区膜16上形成的，N型区24作为源和漏区。侧壁间隔25是在栅电极23的两边形成的。每一个N型区24是由低浓度磷区26和由高浓度砷掺杂的区27（砷区）构成的。特别是砷区27这样形成的，用侧壁间隔25使其离开栅电极23在衬底10的主表面的投影边，而低浓度磷区26这样形成，使其延伸到侧壁间隔25的下边。这样，所谓的LDD结构建成了。低浓度磷区26的浓度最大在1013Cm-2（约1×1018Cm-3）而砷区27是在5-10×1015Cm-2（1-4×1020Cm-3）。区26和27的结深是0.2μm和0.2-0.3μm。
PMOSFET 13包括一个栅极电极28，是由多晶硅在栅绝缘膜16上形成的。P型区29作为源和漏区在N型陷井14中形成的。在这个例子中，PMOSFET 13不是LDD结构。P型区29是由掺杂浓度约为5×1015Cm-2的硼形成的。
层33和34是由铂的硅化物或耐溶金属层分别在源和漏区18、24和29，与栅电极17、23和28的表面上形成。在图中，数字标号31是指内层绝缘膜，是由磷硅玻璃（PSG）或类似物制备的，数字标号32，是由铝制备的连线层。
图5示出输入电路图，而图6示出输出电路图，它们分别举例说明了输入/输出电路1。如图5和图6所示，输入/输出电路1是连接到焊点BP的电路。NMOSFETSQN1-QN3]]>和PMOSFETSQp1]]>，Q2分别采用NMOSFET 11和PMOSFET 13的同样结构。内部电路2包括除输入/输出电路1和存储单元以外部分，换句话说，一个电路如译码器，读出放大器，主放大器或任何的各种信号发生器。
在本实施方案中，存储单元中的NMOSFET采用和NMOSFET 12中相同结构。
根据这种结构，在内部电路2中的NMOSFET 12，N型区24是由砷区27和低浓度磷区26形成的LDD结构，这样，漏区24边缘的电场能被节制到抑制热载流子的出现。结果，可防止阈值电压的波动，提高了内部电路2中特性的可靠程度。
另一方面，在输入/输出电路1的NMOSFET 11中，源和漏区（N型区）18是由高浓度磷区20，环包了低浓度磷区19而形成，这样，在高浓度磷区20和衬底10之间结的反向击穿电压变小。从而，抗静电破坏的栅绝缘膜的破坏电压可提高。
在设定源和漏区18为高杂质浓度时，电场强度提高了。然而，由于杂质是磷，杂质浓度的梯度和缓，因此，如砷那种情况的热载流子的产生不再出现。当然，在输入/输出电路中，基于元件尺寸和所加电压之间关系基础上的热载流子的影响原本就小。
进而，由于使用了硅化物层33，就可能减小了半导体区18的电阻而即使当采用磷作杂质时也会提高元件的工作速度。
下边将参照图2A-2G描述具有上述结构的半导体器件的制造方法。
首先，如图2A所示，在P型硅单晶衬底10中形成N型阱14，而后形成隔离绝缘膜（场绝缘膜）15和栅绝缘膜16。用CVD法在整个衬底表面上淀积多晶硅，用MOSFET 11、12和13的栅电极图形形成栅电极17、23和28，无许说明在D-RAM情形下第二层多晶硅也由这些栅电极所形成。
然后，如图2B所示，在PMOSFET 13的部分被光刻胶膜40掩蔽下，把低浓度磷（1013Cm-2或者更小），利用栅电极17和23作掩膜对整个表面进行离子注入。这样，形成了低浓度离子注入层41。同时，输入/输出电路区1可被光刻胶膜40很好地覆盖，以防止磷引入到NMOSFET 11的源和漏区。
在去掉光刻胶膜40之后，将得到的结构退火分别形成如图2C中所示的NMOSFETS11和12中低浓度磷区19和26。用低压CVD或类似工艺在整个衬底表面形成SiO2膜42。
SiO2膜42用反应离子腐蚀（RIE）刻蚀，这样，在栅电极17、23和28的两侧分别形成侧壁间隔区22、25和30。如图2D中所示。
下一步，如图2E所示，在内部电路区2，即NMOSFET 12及PMOSFET 13的部分用光刻胶膜43掩蔽情况下，利用栅电极17和侧壁间隔区22作掩膜注入高浓度（1-10×1015Cm-2）磷。这样，形成了具有高浓度磷的离子注入层44。
在去掉光刻胶膜43之后，将得到的结构退火形成源和漏区18，它是由高浓度磷区20被低浓度磷区19包围而形成，如图2F中所示。
下面如图2F中所示，在PMOSFET 13和输入/输出电路区1，用光刻胶膜45掩蔽后，利用栅电极23和侧壁间隔区25作掩膜，把浓度为5-10×1015Cm-2的砷进行离子注入。这样，为NMOSFET 12形成了砷离子注入层46。
在去掉光刻胶膜45，经退火之后形成了如图2G中所示的砷区27。也就是说，内部电路2中的NMOSFET 12的源和漏区24形成了LDD结构。
其次，如图2G中所示，在NMOSFETS11和12被光刻胶膜47掩蔽状态下，利用栅电极28和侧壁间隔30作掩膜，用浓度为5×1015Cm-2的硼进行离子注入，这样形成了硼注入层。在去掉光刻胶膜47之后退火，形成了作为源和漏P+型区29。在这之后，在源和漏区上的绝缘膜16被去掉。接着，在整个衬底表面上形成了钼（Mo）或类似的金属膜，然后进行热处理形成硅化物，去掉金属膜的未反应部分，这样形成了硅化物层33和34。
之后用众所周知的方法形成内层绝缘膜31，铝连线32和最后钝化膜（未示出），从而完成了图1中所示出的半导体器件。
用这个方法，输入/输出电路的NMOSFET可容易地在制备LDD结构的NMOSFET（12）的步骤上仅仅增加光刻胶膜43的掩蔽步骤，和如图2E中所示的掺杂高浓度磷的步骤形成。此外，在形成高浓度磷区20时，使用了侧壁间隔区22，因此，形成的高浓度磷区20可到需要的程度。沟道长度也可容易地形成到所需长度，而不会引起沟道长度的增加，这对微型化是有益的。
图3示出了本发明的另一实施方案。图中和图1所示的相同部分用于同样的符号，不再重复进行说明。
在这个例子中，对于输入/输出电路1的NMOSFET 11A源和漏区的每一个N型区18A包含一个低浓度磷区19和基本上能包围住区19的高浓度磷区20，在区20的侧表面上形成的砷区21比区20要浅，且与栅电极17相隔开。磷区19和20的浓度与前面的例子相同，砷区21的浓度与内部电路2的NMOSFET 12的砷区27的浓度相同。区19、20和21的深度分别是0.2μm，0.5μm和0.2-0.3μm。
制备这种半导体器件的方法如下。首先完成前例中图2A-图2E的工艺步骤。之后，如图4A所示，只把内部电路2的PMOSFET 12用光刻胶膜50掩膜后，将浓度为5-10×1015Cm-2的砷离子注入到硅中。将在NMOSFETS11A和12中形成的砷注入层51进行退火，这样能形成与其相对应的栅极17和23相分离的砷区21和27。这样，在NMOSFET 11A中获得了上述结构的源和漏区18A，在NMOSFET 12中获得了LDD结构。
然后，如图4B所示，NMOSFETS11A和12用光刻胶膜52掩蔽，如果需要的话，可将侧壁间隔区30腐蚀出来或者去掉，再在其上进行硼离子注入。用退火形成源和漏区29。
然后形成内层绝缘区膜31，铝引线32和最后钝化膜，从而图3中的半导体器便完成了。
根据这个例子，将内电路2的NMOSFET 12形成如前边例子中的LDD结构，这样压制了热载流子的出现。另一方面，在输入/输出电路的NMOSFET 11A中，源和漏区18A的主要组成是高浓度磷区20，它延伸到栅电极17的两端，这样可增加静电破坏电压。还有，区20具有高掺杂浓度且使用了磷，这样压制了热载流子的产生。
还有，因为砷区21与栅电极隔开包括在源和漏区18A中，高浓度磷区20与栅电极17的重迭比前例要小，由于减小了结电容可增加跨导。当然，由于砷区21使源和漏区18A电阻的下降，可提高工作速度。
甚至在高浓度磷区20的没有达到栅电极17的两边的情况，低浓度磷区19利用栅电极17已经予先形成并可靠地延伸到这个栅的下边，这样没有损害MOS结构。
根据本发明，产生如下效果。
在其内部电路具有LDD结构的MOSFET导体器件中，对于输入/输出电路的MOSFET的源和漏是用掺入高浓度的磷构成的，这样能提高静电破坏电压。
由于源和漏区是用高浓度的磷构成的，不管高杂质浓度，浓度梯度是平缓的，这样可压制热载流子的出现。
由于磷的浓度高达1-20×1019Cm-3，所以可以压制热载流子的出现，同时可提高静电破坏电压。
这里只提供了一个输入/输出电路是用高浓度磷形成的区，而其它的采用LDD结构，这样甚至在衬底和磷区的结电容增加时，整个1C的工作速度没有降低。
因为源和漏区是用砷区形成的，电阻可以减小，而获得速度的提高。
由于源和漏区是用砷区形成，就栅电极部分而论，磷区与栅电极之间重迭可减少，降低了结电容而增加了跨导。
由于栅电极和高浓度磷区之间的重迭可减少，所以缩小了有效栅的长度，这对元件的微小型化是有效的。
至少在内部电路被掩蔽的情况下，利用侧壁间隔进行高浓度磷的掺杂，于是利用侧壁间隔区至少对内部电路进行砷掺杂。这样，可在输入/输出电路中形成LDD结构，同时在一输入/输出电路中可形成高浓度磷的源和漏区。本发明的半导体器件可容易地用在制备LDD结构的NMOSFET工艺上增加掩蔽工艺步骤和掺杂高浓度磷的工艺步骤来制造。
在用栅电极作掩膜之前，已引入一种杂质的掺杂。因此，甚至在高浓度磷掺杂情况，在当高浓度磷扩散不充分时，也没破坏MOS结构。
上边，发明者的发明已结合实施方案进行了详细的描述。没有必要说本发明不必限制在上述的实施方案之中，在不脱离其宗旨范围的情况下可进行各种改进。
本发明对一MOSFET有效，QN1或QN3]]>的漏是连接到焊点上的。特别是输入或输出信号加在其上的焊点。原因是在电路中与输入或输出信号直接加到焊点的部分易于产生静电击穿。
相应地，图5中的MOSFETQN2]]>不必形成MOSFET 11的同样结构。相反，本发明也可用到一NMOSFET，它的下一段的电路，与由MOSFETQN1或QN3]]>构成的倒相器INV1或INV2连接，还有，只将N沟道MOSFETQN1或QN3]]>的漏区形成具有本发明结构是可能的。
MOSFET 11中的低杂质浓度区19可以取消。如图7中所示。MOSFET 11的每一个源和漏区18只是由高浓度磷区20构成的。可这样获得，如图2B中所示光刻胶膜40，覆盖整个输入/输出电路区1。也就是说，在CMOSIC中没有增加制造工艺步骤。在由NMOSFETS构成的IC（NMOSIC）中，对于没有PMOSFET 13的需增加掩蔽步骤。
如图7所示，可删去铂的硅化物或耐熔金属的层33和34。
如图5所示的一输入保护电阻R可用延伸MOSFET 11的源和漏区18形成。在由相同的半导体区18制备的区中形成一电阻R的情况继续延伸到区18，图7所示出的结构是理想的。也就是，MOSFET 11的源和漏区18只是由磷区20构成的。电阻R是由延伸任一磷区20形成的。为了将区20的薄层电阻置于合适的值，没有形成硅化物层33。由于同样的原因，至少没有形成砷区27。因此，电阻R可在很小的区域内形成。电阻R的一端连接到由铝层32制成的焊点BP上。
上述的由发明者作出的发明已在CMOS型的半导体器件的应用中进行了简要的描述，形成了应用的背景范围，而不仅限于此。本发明可适用于存储1C，也适用于除了DRAM以外的逻辑IC，只要在内部结构中包括一个MOSFET的LDD结构。此外，不仅适用于CMOSICS也适用于NMOSICS。本发明的LDD结构可包括至少一个具有高杂质浓度的第一半导体区和一个具有低于第一半导体区的杂质浓度的第二半导体区，而且在比第一半导体区更靠近沟道侧（栅电极侧）的地方形成。第一半导体区不需要比第二半导体区深。一个焊点不仅包括引线的焊点，而且也包括使用一个碰撞电极或类似物的焊点。各种半导体区可与上述的导电型相反。磷和砷的浓度可在不离开本发明宗旨领域内进行各种变动。