除电装置、除电方法以及程序记录介质 【技术领域】
本发明涉及除电装置、除电方法以及程序记录介质，更详细地来讲，涉及在进行被检查体的电特性检查时能够消除在被检查体中带电的静电影响的除电装置、除电方法以及程序记录介质。
背景技术
在半导体制造的后工序中有使用检查装置在原有状态下检查形成有多个器件的被检查体(例如晶片)的工序。该检查装置包括用来逐枚地搬送被收纳在盒内的晶片的装载室、以及用来进行从该装载室接受的晶片的电特性检查的探测(prober)室。
装载室具备：逐枚地搬送晶片的晶片搬送机构、和预对准(prealignment)机构(以下称“副卡盘(sub chuck)”)，其在通过晶片搬送机构搬送晶片期间，以晶片的定向平面(orientation flat)或者切口作为基准使晶片方向一致。另一方面，探测室具备：载置晶片并沿着X、Y、Z方向移动，同时在θ方向正反旋转的载置台(以下称“主卡盘”)、被配置在主卡盘上方的探测卡(probe card)、和对探测卡的探头(probe)与主卡盘上的晶片进行对准的对准机构。另外，在探测室的盖板(head plate)上设置与探测卡电接触的测试头，通过测试头在测试器与探测卡之间收发规定的信号。
在进行晶片的检查时，在装载室内晶片搬送机构搬送盒内的晶片，在通过副卡盘进行预对准之后，晶片搬送机构将晶片载置在探测室内的主卡盘上。在探测室内，在主卡盘向X、Y、Z以及θ方向移动期间，通过对准机构进行晶片与探测卡的探头的对准。之后，主卡盘向X、Y方向移动，在使最初的器件位于探头的正下方之后，主卡盘沿着Z方向上升，使器件与探头电接触，进行器件的检查。检查后，主卡盘下降，主卡盘进行晶片的索引搬送，依次进行其它器件的检查。晶片的检查后，通过主卡盘以及晶片搬送机构使晶片返回盒内的原来的位置，依次进行剩余晶片的检查。
但是，在进行检查时，因主卡盘移动时与空气的摩擦等，主卡盘和晶片会带上静电。这种现象难以避免，如果置之不理的话，则因静电的影响，在检查过程中器件的配线结构有可能受到损伤。特别是由于器件的细微结构化，这种现象变得越发明显。因此，本发明人在专利文献1中提出了一种主卡盘的除电机构。在该除电机构中，在晶片搬送机构与主卡盘之间进行晶片交接期间，除去主卡盘的静电。
【专利文献1】日本特开2003-218175
但是，由于专利文献1的除电机构在从开始一枚晶片的检查至结束为止的晶片的检查中无法从主卡盘中除去静电，因此，在一枚晶片的检查中，静电逐渐蓄积在晶片及主卡盘上，随着检查的进行，器件间的检查结果会出现差异，检查的可靠性有可能下降。特别是，最近，如果器件的配线结构变为65nm工艺以后的结构，则因检查时的施加电流极小，所以，晶片受静电的影响变得明显，对检查结果的影响变大，可靠性降低，甚至器件的配线结构有可能受到损伤。
【发明内容】
本发明就是为了解决上述课题而产生的，其目的在于提供一种能够消除静电的影响，即使是65nm工艺以后的超微细结构的被检查体也能提高被检查体的可靠性，并且能够可靠地防止器件损伤的除电装置、除电方法以及程序记录介质。
本发明第一方面为一种除电装置，其特征在于，在该除电装置中，被检查体的载置台与探测卡相对移动，在上述载置台上的上述被检查体与上述探测卡电接触而检查上述被检查体的电特性时，经由上述载置台除去上述被检查体的静电，该除电装置包括：将上述载置台接地的接地用配线；设在该接地用配线中的继电器开关和开闭控制该继电器开关的控制器。
本发明第二方面的除电装置，根据第一方面所述的除电装置，其特征在于，上述载置台具有成为上述被检查体的载置面的顶板，上述接地用配线与在上述顶板的上面所形成的第一导体膜连接。
本发明第三方面的除电装置，根据第一或第二方面所述的除电装置，其特征在于，上述载置台经由电缆与测试头连接，上述接地用配线与上述电缆的中心导体电连接。
本发明第四方面的除电装置，根据第二或第三方面所述的除电装置，其特征在于，上述电缆的外部导体与在上述顶板的下面所形成的第二导体膜电连接。
本发明第五方面的除电装置，根据第四方面所述的除电装置，其特征在于，上述电缆的外部导体经由配线与上述继电器开关的收纳盒连接。
本发明第六方面的除电装置，根据第一～第五方面中任一方面所述的除电装置，其特征在于，上述继电器开关以可手动操作的方式构成。
本发明第七方面为一种除电方法，其特征在于，在该方法中，被检查体的载置台与探测卡相对移动，在载置于上述载置台上的上述被检查体与上述探测卡电接触而进行上述被检查体的电特性检查时，使用设在上述载置台的接地用配线中的继电器开关除去上述被检查体的静电，该方法包括：第一工序，其在上述被检查体与上述探测卡没有电接触时，通过闭合上述继电器开关，将上述载置台接地，除去上述被检查体的静电；和第二工序，其在上述被检查体与上述探测卡电接触时，通过断开上述继电器开关解除上述载置台的接地。
本发明第八方面所述的除电方法，根据第七方面所述的除电方法，其特征在于，上述第一工序是上述探测卡与上述载置台相对移动的工序。
本发明第九方面所述的除电方法，根据第七方面所述的除电方法，其特征在于，上述第一工序包括：在上述载置台上载置上述被检查体的工序、和对上述被检查体和上述探测卡进行对准的工序。
本发明第十方面所述的除电方法，根据第七方面所述的除电方法，其特征在于，上述第一工序包括从上述载置台上除去上述被检查体的工序。
本发明第十一方面所述的除电方法，根据第七方面所述的除电方法，其特征在于，上述第二工序包括上述载置台过驱动的工序。
本发明第十二方面为一种程序记录介质，其特征在于，是记录着执行下述除电方法的记录介质，计算机驱动，在该方法中，使被检查体的载置台与探测卡相对移动，在使上述载置台上的被检查体与上述探测卡电接触而进行上述被检查体的电特性检查时，通过使用设在上述载置台的接地用配线中的继电器开关，经由上述载置台除去上述被检查体的静电，该程序记录介质使下述工序执行：第一工序，其在上述被检查体与上述探测卡没有电接触时，通过闭合上述继电器开关，将上述载置台接地，除去上述被检查体的静电；和第二工序，其在上述被检查体与上述探测卡电接触时，通过断开上述继电器开关解除上述载置台的接地。
发明效果
根据本发明，可以提供一种能够消除静电的影响，即使是65nm工艺以后的超微细结构的被检查体也能提高被检查体的检查的可靠性，并且能够可靠防止器件的损伤的除电装置及除电方法以及程序记录介质。
【附图说明】
图1是部分地剖面表示应用着本发明除电装置的一实施方式的检查装置的结构例的正面图。
图2是图1所示的检查装置的顶板的断面图。
图3是图1所示的除电装置的方块图。
图4(a)～(c)分别是表示晶片的除电方法的时间流程图。
符号说明
10：检查装置
14：主卡盘(载置台)
14A：顶板
14C：第一导体膜
14D：第二导体膜
15：探测卡
15A：探头
18：电缆(cable)
20：除电装置
22：接地用配线
23：继电器开关
23C：盒(case)
26：开关控制器
W：晶片
【具体实施方式】
以下，根据图1～图4所示的实施方式说明本发明。另外，在各图中，图1是部分地剖面表示应用着本发明除电装置的一实施方式的检查装置的结构例的正面图，图2是图1所示的检查装置的顶板的断面图，图3是图1所示的除电装置的方块图，图4(a)～(c)分别是表示晶片的除电方法的时间流程图。
具备本实施方式的除电装置的检查装置10如图1所示，具备装载室11及探测室12，以在控制器(图中未示)的控制下进行晶片W的电特性检查的方式构成。
如图1所示，装载室11具备：收纳多个晶片W的收纳部(图中未示)、将晶片W搬入搬出收纳部的晶片搬送机构(图中未示)、和进行晶片W的预对准的副卡盘(图中未示)。在装载室11内，晶片搬送机构在搬送晶片W期间，在副卡盘中进行预对准之后，在装载室与探测室12之间进行晶片W的交接。
如图1所示，探测室12具备：载置晶片W并沿水平方向及上下方向移动的载置台(以下称“主卡盘”)14、被配置在该主卡盘14上方的探测卡15、和对该探测卡15的多个探头15A与主卡盘14上的晶片W进行对准的对准机构(图中未示)。在探测室12内，在利用对准机构对主卡盘14上的晶片W与探测卡15的多个探头15A进行对准之后，使多个探头15A与晶片W电接触，进行晶片W的电特性检查。在对晶片W进行电特性检查时，经由被配置在探测卡15上面的测试头(test head)T，在测试器(图中未示)与探测卡15之间收发规定的信号。再者，探测卡15被固定在盖板16的开口部。
如图1所示，主卡盘14具备例如能够真空吸附晶片W的顶板14A、以及使顶板14A升降的升降机构14B，并且以在通过XY台17沿水平方向移动的同时通过升降机构14B使顶板14A升降的方式构成。例如图2所示，顶板14A由陶瓷等绝缘基板形成，在其上面形成有第一导体膜14C，同时在其下面形成有第二导体膜14D。第一、第二导体膜14C、14D由例如金属的薄膜形成。
另外，如图1所示，顶板14A通过作为测定用所使用的电缆18与测试头T电连接。电缆18如图3所示，包括：成为测定电压、测定电流的传送通路的中心导体18A、经由绝缘材料包覆中心导体18A的第一外部导体(例如网状的第一屏蔽导体)18B、和经由绝缘材料包覆第一屏蔽导体18B的第二外部导体(例如网状的第二屏蔽导体)18C，并经由第一连接器19A与测试头T电连接，同时，经由第二连接器19B与顶板14A一侧电连接。
如图1～图3所示，电缆18的中心导体18A与顶板14A的第一导体膜14C电连接，第一屏蔽导体18B与顶板14A的第二导体膜14D电连接。电缆18的第二屏蔽导体18C如图3所示被接地。因此，测试头T在探测卡15与晶片W电接触时通过探测卡15向晶片W发送检查信号，同时，通过电缆18的中心导体18A也向顶板14A上面的第一导体膜14C发送检查信号，进行晶片W的电特性检查。
于是，本实施方式的除电装置20，如图1、图3所示，具备：两端分别与电缆18的中心导体18A和地线21连接的接地用配线22、设在接地用配线22的中途位置的继电器开关23、设在地线21与继电器开关23之间的接地电阻24、支承继电器开关23以及接地电阻24的支承基板25、对继电器开关23进行开合控制的开关控制器26和收纳开关控制器26以外的零件的外壳27，在进行晶片W的检查时，其在开关控制器26的控制下有规则地开合控制继电器开关23，除去顶板14中所带的静电。如图1所示，该除电装置20经由外壳27安装在盖板16上。
如图3所示，继电器开关23包括线圈23A、在线圈23A内沿着轴芯而设置的开关23B和收纳线圈23A的盒23C，其根据来自开关控制器26的信号进行动作。线圈23A经由配线23D与控制器电缆28电连接。控制器电缆28通过I/O板28A与开关控制器26电连接。开关23B的一端与接地用配线21电连接，根据来自开关控制器26的信号，在线圈23A被施力时电连接电缆18的中心导体18A与地线21，在线圈23A被解除施力时解除中心导体18A与地线21的连接。电缆18的第一屏蔽导体18B通过配线22A被延长至开关23B的附近，并与线圈盒23C电连接，因此，将开关23B与线圈盒23C设定为大体相等的电位，这样，就能控制来自接地用配线22或开关23B的漏电流或电噪。而且，电缆18的第一屏蔽导体18B与顶板14下面的第二导体膜18D电连接，因此，也能够向第二导体膜14D施加与第一导体膜14C大体相同的电压。这样就能抑制来自第一导体膜14C的漏极电流，提高器件的测定精度。
开关控制器26作为由计算机组成的控制器的一部分而构成。开关控制器26经由记录着执行本发明的除电方法的程序的记录介质而被装在控制器中。
按钮开关29被装在除电装置20的外壳27上，通过操作员按压操作按钮开关29，就能对继电器开关23施加作用，进行除电。如图3所示，该按钮开关29经由二极管29A与线圈23A的配线23D电连接。在进行晶片W的检查时不使用按钮开关29，例如，在维修时才使用。
下面，参照图4(a)～(c)，对使用除电装置20的本发明的除电方法的一实施方式进行说明。本发明的除电方法如上所述，作为开关控制器26其程序经由记录介质而被记录在控制器内。
在进行晶片W的检查时，在装载室11内，晶片搬送机构从收纳部搬出晶片W，在副卡盘中进行预对准之后，将晶片W载置(装载)于在探测室12内待机的主卡盘14上。在晶片W从收纳部至被装载在主卡盘14的顶板14A上的期间，如图4(a)所示，开关控制器26起动，对继电器开关23施加作用。利用继电器开关23的作用，开关23B闭合，顶板14A的第一导体膜14C经由电缆18的中心导体18A及接地用配线22被接地。这样，经由顶板14A除去在晶片W及顶板14A上所带的静电。
如果晶片搬送机构将晶片W载置在顶板14A上，则在由顶板14A真空吸附晶片W之后，主卡盘14就会沿着水平方向移动。在此期间，主卡盘14与对准机构协调动作而进行晶片W与探测卡15的探头15A的对准。在此期间，虽然在晶片W及顶板14A中将带上静电，但是，由于顶板14A被接地，因此，到晶片W与探头15A接触为止的期间，晶片W及顶板14A的静电经由顶板14A被除去，故在晶片W上不会带上静电。晶片W的对准结束后，晶片W内的最初的器件位于探头15A的正下方，在该位置，主卡盘14的升降机构14B驱动，于是晶片W上升，器件与探头15A接触。在该接触的同时，开关控制器26动作，于是，继电器开关23解除作用，开关23B打开，解除顶板14A的接地，中断从晶片W及顶板14A的除电。
器件与探头15A的接触后，经由主卡盘14的升降机构14B，晶片W过驱动(overdriver)，晶片W与探头15A电接触，通过测试头T从测试器向探测卡15发送检查用信号，同时，从测试头T经由电缆18的中心导体18A向顶板14A上面的第一导体膜14C也施加作为检测用信号的电压，进行器件的电特性检查。此时，与第一导体膜14C大致相同的电压被施加在顶板14A下面的第二导体膜14D上。这样，就能抑制来自第一导体膜14C的漏极电流，提高器件的测定精度。由于顶板14A下面的第二导体膜14D通过电缆18的第一屏蔽导体18B以及配线22A与盒23C电连接，所以，不仅能使设在接地用配线22中的开关23B与盒23C的电位大致相等，而且能够抑制来自接地配线22或开关23B的漏电流或电噪。
一旦结束最初的器件的检查，顶板14A就会通过升降机构14B下降，于是，器件与探头15A的接触被解除。在该下降动作的同时，根据来自开关控制器26的指令信号，继电器开关23动作，闭合开关23B，使顶板14的第一导体膜14C接地，如图4(b)所示，在检查过程中，经由顶板14A除去在晶片W及顶板14A中所带的静电。主卡盘14向X方向或Y方向移动并对晶片W进行索引搬送，在下一个器件到达探头15A的正下方之后，顶板14A通过升降机构14B上升，器件与探头15A电接触。在从顶板14A的下降动作开始至接触动作为止的期间，经由顶板14A除去晶片W以及顶板14A的静电。在晶片W与探头15A接触的同时，根据来自开关控制器26的指令信号，操作继电器开关23，打开开关23B，中断从顶板14A的除电。在此状态下，从测试头T经由探头15A发送检查用信号，重复上述器件的电特性检查。
一旦结束晶片W内的最后的器件的检查，顶板14A就会下降。在该下降动作的同时，根据来自开关控制器26的指令信号，继电器开关23的开关23B关闭，进行晶片W及顶板14A的除电(参照图4(c))。主卡盘14为了传递检查完毕的晶片W而向装载室11一侧移动，在装载室11中待机的晶片搬送机构卸载主卡盘14上的晶片W。在卸载晶片W之后，晶片搬送机构将检查完毕的晶片W送回收纳部后，从收纳部中搬出下一个晶片W。晶片搬送机构将由副卡盘预对准后的晶片W向在探测室12内待机的主卡盘14传递。在将晶片W载置在主卡盘14上之后，重复上述的动作进行晶片W的检查，并且，在晶片W和探头15A未接触时，进行从晶片W及顶板14A的除电。再者，也可以使用具有上下两个搬送臂的晶片搬送机构，由一方的搬送臂从收纳部中搬出晶片W，进行预对准并等待检查完毕的晶片W，在检查完毕的晶片W到达晶片搬送机构的时刻，由另一方的搬送臂卸载晶片W，之后，由一方的搬送臂进行装载。
如上所述，在晶片W与探头15A接触时之外，经由顶板14A除去晶片W以及顶板14A的静电，因此，晶片W带上静电的机会极小，从最初的器件至最后的器件都能维持大体相同的少量电荷，因此，最初的器件至最后的器件期间的检查结果不会参差不齐，从而能够进行可靠性高的检查。另外，因晶片W中的电荷量少，故在检查过程中也不会损伤器件。
如以上说明，根据本实施方式，除电装置20包括：将主卡盘14接地的接地用配线22、设在该接地用配线22中的继电器开关23与开合控制该继电器开关23的开关控制器26，能够执行以下工序：在晶片W与探头15A没有电接触时，通过闭合继电器开关23使主卡盘14的顶板14A接地，除去晶片W及顶板14A的静电的工序；和在晶片W与探头15A电接触时，通过打开继电器开关23来解除顶板14A的接地的工序，因此，在晶片W的检查过程中，在晶片W几乎不会蓄积静电，即使是65nm工艺以后的超微细结构的晶片W，也能提高检查的可靠性，并且能够可靠地防止器件配线结构的损伤。
根据本实施方式，由于主卡盘14的顶板14A通过电缆18与测试头T连接，接地用配线22与电缆18的中心导体18A电连接，所以能够将电缆18的中心导体18A用作除电装置20的接地用配线。
另外，根据本实施方式，由于电缆18的第一屏蔽导体18B通过配线22A与继电器开关23的收纳盒23C电连接，因此，通过将开关23B与盒23C设定为大致相等的电位，就能抑制来自接地用配线22或开关23B的漏电流或电噪。另外，由于电缆18的第一屏蔽导体18B与顶板14A下面的第二导体膜14D连接，所以，能够向第二导体膜14D施加与第一导体膜14C大致相同的电压，这样，就能抑制来自第一导体膜14C的漏电流，提高器件的测定精度。由于继电器开关23与按钮开关29连接，并且采用可手动操作的方式构成，所以，在检查时发生静电所导致的异常等的情况下，通过操作按钮开关29，就能紧急保护地除去晶片W的静电。
再者，在上述实施方式中，对于主卡盘(载置台)相对探测卡移动的检查装置进行了说明，但是，也可以是探测卡相对载置台移动的检查装置。另外，在上述实施方式中，对应用在检查晶片W的检查装置中的除电装置进行了说明，但是，本发明也可应用在晶片以外的检查装置中。
工业实用性
本发明适于应用在半导体制造领域的检查装置中。