多通道同时转换采样电路.pdf

下面结合附图对本发明作进一步详述：

若有a₁～a_n路模拟信号需进行采样转换，则采用n个串行A/D转换器集
成电路IC_1-1～IC_1-n，将a₁～a_n路模拟信号输入至A/D转换器集成电路
IC_1-1～IC_1-n的信号输入端A_I，将A/D转换器集成电路IC_1-1～IC_1-n的各
信号输出端D_O分别连至三态门缓冲器集成电路IC₂的信号输入端D_I1～D_In，
再将三态门缓冲器集成电路IC₂的信号输出端D_O1～D_On连至微处理器集成电
路IC₃的数据输入端D₁～D_n。微处理器集成电路IC₃的地址总线A通过地址译
码器集成电路IC₄译码后从O端输出控制信号，一路送到n个串行A/D转换
器集成电路IC_1-1～IC_1-n的片选端CS，第二路送到三态门缓冲器集成电路
IC₂的控制端C，第三路送到逻辑门集成电路IC₅的输入端I₁，同时微处理器
集成电路IC₃的读信号从 RD端也输入到逻辑门集成电路IC₅的另一输入端
I₂，经逻辑处理后从其输出端O脚分别输入到A/D转换器集成电路IC_1-1～
IC_1-n，的外加时钟端CLK。

本发明的驱动软件流程为：给出A/D地址，执行读操作，保存读入的字
节，再判断是否完成转换，若没完成，则从读操作开始重新进行，若完成转换
则结束。

本发明的多路串行数据变换为多路并行数据的软件流程为：指针指向首
字节，读一个字节，右移一位将低位移入微处理器程序状态字中的“进位位”，
回存该字节，修改指针，将进位位中的内容移入结果存放单元中，再判断该路
是否完成转换，若未完成转换，则程序返至读字节重新进行，若完成转换，则
将变换结果保存起来并继续向下进行。

工作时，在软件的驱动下微处理器集成电路IC₃执行对特定地址(该地址
即为这n个A/D转换器集成电路IC_1-1～IC_1-n的地址)的“读”操作指令，
该“读”指令会产生一个脉冲，而地址译码器集成电路IC₄会在微处理器集成
电路IC₃访问A/D转换器集成电路IC_1-1～IC_1-n时产生一个有效的控制信
号，这个信号用作三态门缓冲器集成电路IC₂的打开信号和A/D转换器集成
电路IC_1-1～IC_1-n的片选信号，同时用来控制“读”指令产生的脉冲是否输
出到A/D转换器集成电路IC_1-1～IC_1-n的时钟端CLK。因此在微处理器集
成电路IC₃执行这段程序时，会产生串行A/D转换器集成电路IC_1-1～IC_1-n
的片选和时钟信号，程序根据不同型号的A/D转换器集成电路产生所需个数
重复执行“读”指令以产生所需个数的时钟脉冲。在时钟脉冲的作用下，A/
D转换器集成电路IC_1-1～IC_1-n将转换的数据一位一位通过其数据输出线输
出，再通过已打开的三态门缓冲器集成电路IC₂输出到微处理器集成电路IC₃
的数据总线D₁～D_n。并同时将出现在n个串行A/D转换器集成电路IC_1-1～
IC_1-n数据端D_O的数据经已打开的三态门缓冲器集成电路IC₂和微处理器集
成电路IC₃的数据总线读入到微处理器集成电路IC₃的内部，转换完成后关断
三态门缓冲器集成电路IC₂、串行A/D转换器集成电路IC_1-1～IC_1-n片选和
时钟。需注意的是，对于不同的微处理器集成电路IC₃其逻辑门集成电路IC₅
应略有不同，原则是应使在一次完整的A/D转换过程中，A/D转换器集成电
路IC_1-1～IC_1-n的片选信号应保持不变。微处理器集成电路IC₃在执行一连
串的“读”指令时，每执行一条“读”指令，即可得到一个字节(视具体微处
理器集成电路会有不同)，该字节中的各位分别为不同A/D转换结果的同一位
数据。所以一路A/D转换器集成电路转换的结果存放在几个字节里。对于8
位的A/D转换器集成电路，其8位数据分别在8个字节中的同一位，10位
A/D转换器集成电路10位数据存放于10个字节中的同一位，余类推。一
次完整的转换完成后，利用软件将得到的多路串行数据变换为多路并行数据。

本发明的一个实施例所采用的器件如下：IC_1-1～IC_1-n采用TLC1549型
A/D转换器集成电路、IC₂采用74LS244型三态门缓冲器集成电路、IC₃采用
8031型微处理器集成电路、IC₄采用74LS138型地址译码器集成电路、IC₅采
用74LS32型逻辑门集成电路，其中n应为8。