线上固件更新及画面参数修正的系统及方法与其控制介面 【技术领域】
本发明是有关于一种线上固件更新及画面参数修正的系统及方法与其中的控制介面，且特别是有关于一种应用于液晶平面显示控制器以进行线上固件更新及画面参数修正的系统及方法与其中的控制介面。背景技术
现今的显示器包括有传统的阴极射线管(Cathode Ray Tube；简称CRT)显示器以及液晶显示器(Liquid Crystal Display；简称LCD)两种，其中后者是利用杆状液晶分子(rod-shaped crystal molecule)受到电压作用改变方向的原理来显示资讯。通常LCD可见于数字表(digitalwatch)、笔记型电脑或是桌上型显示器等仪器上，它的耗电量极低，所以适合长时间显示的设备。且目前笔记型电脑上所使用的显示技术大多采用TFT-LCD，由于在亮度及对比不断的改良下，又具有轻薄短小的优势，势必为往后取代传统桌上型CRT显示器的一项具前瞻性产品。
一般在液晶显示器的面板后面有一块系统板，如图1所示，是用来连接电脑主机130以控制显示器100资料显示的硬件电路，在系统120中内含一个唯读存储器(Read Only Memory；简称ROM)124，是用来存放主控制程序之用，电子式可清除程序化唯读存储器(Electrically Erasable Programmable Read-Only Memory；以下简称EEPROM)123，则是用来存放画面(On-Screen-Display；简称OSD)参数之用，其中所谓的画面参数是指画面的上下左右位置、亮度、对比等记录影像显示的所有参数。其中在系统板120中又包括一个控制器121，是连接电主机130的单元，此控制器121又包含一个微处理单元(Micro Processor Unit；简称MPU)122，是用以执行唯读存储器124中的主控制程序，可控制控制器121中的暂存器(register)以显示出画面，并能对EEPROM 123中地画面参数进行读取或修改。
由于一般的系统板中存放主控制程序的存储器是唯读存储器，是以无法对其中存放的主控制程序进行更新升级，而要对主控制程序作修改，就必须要拆卸显示器的外壳以置换升级过的唯读存储器，对于一般使用者而言，很难会将显示器外壳拆开，除非显示器坏掉才会拆开来看看内部构造，否则想要升级唯读存储器中的主控制程序，只能交由系统厂商才有这样的设备及知识，而且系统厂商为求效率也都倾向于不拆卸机壳来直接升级主控制程序。
虽然以正常逻辑来想，认为可以以快闪存储器(Flash ROM)代替唯读存储器来进行更新升级，但要实现这样的升级方式，必须增加额外存储器127，此额外存储器可放在控制器121的内部或外部，以储存或暂存一小段更新程序，如图2A及2B所示，其中，图2A是将额外存储器127新增于控制器121外的系统板空间中，而图2B则是直接将额外存储器127新增于控制器121内部中。在操作时是以此一小段更新程序直接对快闪存储器125更新，或者在更新时，才将此一小段原本放在快闪存储器125中的更新程序，经由总线介面单元(Bus Interface Unit；简称BIU)126复制到新增的额外存储器127暂存，再由微处理单元122撷取(fetch)更新程序以更新升级快闪存储器125中的主控制程序。此作法在已将唯读存储器更换成快闪存储器后，还需再额外增加暂存更新程序的存储器，实在浪费成本，因为此新增的存储器在不进行主控制程序更新升级时，是不会被使用到，徒然增加成本及扩大系统板中的硬件电路，其中总线介面单元126是在控制器121中，作为分配路径之用。
但如果要以快闪存储器替换唯读存储器，又不增加额外存储器以暂存更新程序，会造成当机，因为当要使用内建的微处理器(MPU)来更新快闪存储器中的主控制程序或资料时，需先对快闪存储器进行抹除(erase)后才可以写入新版主控制程序或资料，但当对快闪存储器进行抹除及写入时，必须在微处理器仍在正常运作情况下才能进行。如图3A所示，当微处理器300要抹除以及写入快闪存储器310时，需同时从快闪存储器310中撷取其中储存的更新程序的程序码(code)，但在快闪存储器310正在被抹除或写入时，由于快闪存储器310是呈现忙碌状态，是以快闪存储器310无法在被抹除的同时又被进行撷取，理由是因为一般快闪存储器的抹除时间约为100ms(1ms＝10-3秒)，写入1位元组的时间约为20μs(1μs＝10-6秒)，而微处理器的程序撷取时间(fetch code time)约为数百ns(1ns＝10-9秒)，是以不管是抹除时间或写入时间都大于程序撷取时间，如图3B所示，当微处理器300在t0-t1时间进行撷取程序后，即需进行快闪存储器310的抹除动作，需费时t1-t3的抹除时间，而在t1-t3的抹除时间中，由于快闪存储器310已进入忙碌状态，是以无法允许微处理300再在t1-t2的时间中进行下一个程序的撷取，使得微处理器300无法继续执行程序，这时就会有当机的现象产生。
综合上述，可以了解由于现在液晶显示器中用以储存主控制程序的存储器仍是唯读存储器，是以要更新升级主控制程序皆须拆卸液晶显示器外壳以置换唯读存储器，而若欲以可重复写入的快闪存储器代替唯读存储器，则需要增加额外的存储器以暂放更新升级主控制程序所需的更新程序，若要以快闪存储器代替唯读存储器又不需要增加额外的存储器以暂放更新升级主控制程序所需的更新程序，又会造成整个显示系统的当机。发明内容
有鉴于此，本发明的目的在于提出一种线上固件更新及书面参数修正的系统及方法与其控制介面，皆是应用于液晶平面显示控制器，可在不需拆卸显示器外壳及不增加额外存储器的情况下，以快闪存储器代替唯读存储器存放主控制程序，同时在对快闪存储器更新时不会有当机现象产生。除此之外，本发明还可以将EEPROM中所储存的画面参数一并储存在快闪存储器中，以省主EEPROM的成本。
本发明提供一种线上固件更新的系统，是应用于液晶平面显示控制器，包括一控制器，此线上固件更新的系统包括：可重复写入存储器、内建储存单元、微处理器及控制介面。其中，可重复写入存储器是连接控制器，内含一主控制程序，经由侦测写入信号以抹除主控制程序及写入升级主控制程序，内建储存单元是原本就必须存在于控制器内，经由微处理器存取可让控制器达到正常动作及画面参数调整之用，但其原本不是作为存放程序码的用途，本发明即利用此内建储存单元的连续对映地址(address map Ping)暂存主控制程序中的更新副程序，且其中包括一控制暂存器，是用以产生更新时所需的控制信号，而控制介面，是与可重复写入存储器及内建储存单元连接，可利用接收的控制信号决定内建储存单元及可重复写入存储器的间的撷取优先权归属，以及亦可建立微处理器与可重复写入存储器的间的写入通道。
其中微处理器是由控制介面读取可重复写入存储器中内含的更新副程序，然后写入更新副程序于内建储存单元的连续对映地址，再撷取及执行内建储存单元的更新副程序以写入升级主控制程序至可重复写入存储器。
本发明又提供一种线上固件更新的方法，其中液晶户面显示器包括控制器及可重复写入存储器，此线上固件更新的方法包括：复制可重复写入存储器的更新程序主控制器的内建储存单元，接着致能控制器内的控制信号，再以函式呼叫内建储存单元中暂存的更新程序，而此更新程序即是执行抹除可重复写入存储器，待下载线上传送的升级主控制程序后，即可逐一写入升级主控制程序至可重复写入存储器以完成可重复写入存储器的线上固件更新。
本发明另提供一种画面参数修正的系统，其架构皆与上述相同，在此不加以赘述，但可重复写入存储器内含的是主控制程序及画面参数，控制器可以由侦测的写入信号以抹除画面参数及写入修正画面参数，而内建储存单元则是利用连续对映地址暂存主控制程序中的覆盖副程序及画面参数。
其中微处理器可由控制介面撷取可重复写入存储器中内含的覆盖副程序及画面参数，之后写入覆盖副程序及画面参数于内建储存单元的连续对映地址，再撷取及执行内建储存单元的覆盖副程序以写入修正画面参数至可重复写入存储器。
本发明又再提供一种画面参数修正的方法，其中液晶平面显示系统包括控制器及可重复写入存储器，此画面参数修正的方法包括：复制可重复写入存储器的画面参数及覆盖程序至控制器的内建储存单元，接着更新内建储存单元的画面参数，再致能控制器内的控制信号，随即函式呼叫内建储存单元中的覆盖程序，此覆盖程序即是抹除可重复写入存储器中更新程序的储存区域，以进一步写入一修正画面参数王可重复写入存储器。
其中上述的更新程序、覆盖程序以及画面参数在可重复写入存储器的储存地址与在内建储存单元的储存地址不相同。而提供的可重复写入存储器种类可包括快闪存储器以及EEPROM等可防止断电后资料消失的电子式可覆写存储器。
另外为避免在上述更新或修正过程中产生当机，必须改良控制介面的内部元件，此控制介面是连接微处理器、内建储存单元及可重复写入存储器，包括：多工器、控制暂存器及总线介面单元。
其中，多工器，包括：第一选择端，是与微处理器连接，用以接收微处理器发出的写入信号，第一输出端，则是连接可重复写入存储器的写入接脚，而控制信号输入端，是用以接收控制信号，当控制信号致能第一选择端时，写入信号即会经由第一输出端传送至可重复写入存储器的写入接脚以建立写入通道。
以此多工器即可对可重复写入存储器进行写入动作，包括抹除动作及更新动作，但仍无法阻止当机现象产生，足以需利用一个与微处理器及多工器连接的控制暂存器，此控制暂存器同样亦是在内建储存单元中，以暂存一个控制信号。
总线介面单元，是连接微处理器及内建储存单元，其中总线介面单元内含第一判断式，会在三个条件成立下，对内建储存单元进行撷取程序动作，即微处理器发出撷取信号、控制信号是在致能状态下以及微处理器发出的撷取地址等于内建储存单元的对映地址的情况下，才允许对内建储存单元进行撷取程序动作。亦即，总线介面单元会利用接收的控制信号决定被撷取程序码的撷取优先权，是由内建储存单元或是可重复写入存储器所取得。
以上控制介面只完成了可重复写入存储器的写入以及内建储存单元优先撷取程序码的动作，但在这些动作之前，需先将更新程序或者是覆盖程序及画面参数从可重复写入存储器读取出来才可进行后续动作，但以往只能对可重复写入存储器进行程序码撷取而无法对可重复写入存储器进行资料读取。
是以在控制介面中增加一个及闸电路，以读取可重复写入存储器中的资料。此及闸电路包括第一接收端，连接微处理器，用以接收微处理器的读取信号，第二接收端，是连接微处理器，用以接收微处理器的撷取信号，再以一个输出端，连接可重复写入存储器，用以输出读取信号或是撷取信号至可重复写入存储器，
综合上述可知本发明是以可重复写入存储器代替传统的唯读存储器以储存主控制程序、更新程序及覆盖程序，且不需EEPROM即可利用可重复写入存储器来进一步储存画面参数，且在更新及修正过程中，是以原本控制器即需具备的内建储存单元来代替额外存储器，以暂存更新程序、覆盖程序及画面参数，使得在更新或修正的过程中不会有当机的现象产生。附图说明
为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下，其中：
图1绘示的是已知液晶平面显示器的一方块图；
图2A-图2B绘示的是本发明假设液晶平面显示器中的储存主控制程序处是一快闪存储器的一方块图，其中需增加额外存储器以暂存更新副程序；
图3A绘示的是本发明假设液晶平面显示器中的储存主控制程序及更新副程序处是一快闪存储器的一示意方块图，其中不需增加额外存储器以暂存更新副程序；
图3B绘示的是关于图3A造成当机的一示意图；
图4绘示的是本发明的一较佳实施例的一种控制介面的一改良方块图；
图5绘示的是本发明的另一较佳实施例的一种控制介面的一改良方块图；
图6绘示的是本发明的一较佳实施例的一种控制介面的一完整方块图；
图7绘示的是本发明的又一较佳实施例的一种线上固体更新的系统的一方块图；
图8绘示的是本发明的一较佳实施例的一种关于主机端进行线上固件更新的方法的一流程图；
图9绘示的是本发明的一较佳实施例的一种关于显示端进行线上固件更新的方法的一流程图；
图10绘示的是本发明关于在进行线上固件更新时的一示意图，其中传输的顺序及交握(handshake)可以为任意自行订定的协定；
图11绘示的是本发明的又一较佳实施例的一种画面参数修正的方法的一流程图；以及
图12A-图12B绘示的是本发明关于在进行线上固件更新及画面参数修正的一示意图。具体实施方式
请参照图4，其绘示的是依照本发明一较佳实施例的一种应用于液晶平面显示器的一控制介面，在液晶平面显示器的系统板中包括控制器400及可重复写入存储器450，其中可重复写入存储器450可以是快闪存储器，用以取代传统储存主控制程序的唯读存储器，且亦取代传统储存画面参数(OSD Parameter)的EEPROM，其中控制介面420即是为避免在更新或修正可重复写入存储器450中的主控制程序及画面参数过程中会产生当机而存在。
此控制介面420是连接微处理器410、内建储存单元430及可重复写入存储器450，包括：多工器422，控制暂存器432及总线介面单元424。
其中，多工器422，包括：第一选择揣422a，是与微处理器410连接，用以接收微处理器410的写入接脚414发出的写入信号wr-n。输出端422d，则是连接可重复写入存储器450的写入接脚454，由于多工器422是存在于控制器400中，是以在实际连接电路上，多工器422的输出端422d是与控制器400的可程序化传输端404连接，而控制器400的可程序化传输端404再与可重复写入存储器450的写入接脚454连接，此可程序化传输端404即是一根普通作用输入输出接脚(General Purpose Input Output；简称GPIO)。
另外，多工器422还包括第二选择端422b，此第二选择端422b具有一个预设值(预设值等于1)，在此预设值下，不会对可重复写入存储器450产生写入的误动作。多工器422的控制信号输入端422a，是用以接收控制信号flash-wr-sel之用，当控制信号flash-wr-sel致能(enable)第一选择端422a时，微处理器410发出的写入信号wr-n即会经由多工器422的输出端422d及其连接的可程序化传输端404传送至可重复写入存储器450的写入接脚454，以建立写入通道。
当控制器420中多加了多工器422后，即可对可重复写入存储器进行写入动作，包括抹除动作及更新动作，但仍无法阻止当机现象产生，因为更新副程序、覆盖副程序及画面参数都还未复制到内建储存单元430中，是以可重复写入存储器450仍是处忙碌状态中，是以需利用一个与微处理器410及多工器422连接的控制暂存器432以及总线介面单元(Bus Interface Unit；简称BIU)424中的改良判断式，才可避免当机现象产生。
此控制暂存器432是存在于内建储存单元430中，用以暂存控制信号flash-wr-sel之用，其作用是被用来决定撷取(fetch)程序码的撷取优先权，是由内建储存单元430或是可重复写入存储器450所取得，而此控制信号flash-wr-sel在设定成致能状态时，还可以使写入信号wr-n经由多工器422传送至可重复写入存储器450，以建立微处理器410与可重复写入存储器450之间的写入通道。
总线介面单元424，是连接微处理器410，内建储存单元430及其中的控制暂存器432，其中总线介面单元424内含两个判断式，由于以往总线介面单元是微处理器存取内建储存单元资料或是撷取唯读存储器程序码的控制路径电路，也就是微处理器对外沟通的媒介，是以其中皆会存在一些判断式，包括：
判断1：若微处理器发出写入信号wr-n或读取信号rd-n，且微处理器的存取地址等于内建储存单元的对映地址(mapping address)，则只对内建储存单元中的暂存器及存储器作资料存取。
判断2：若微处理器发出撷取信号psen-n，则到外部的唯读存储器作程序码撷取，此外部的唯读存储器有较高的撷取优先权。
其中本发明提供的写入信号wr-n、读取信号rd-n及撷取信号psen-n皆是属于以低准位动作的信号。
但本发明除了会对外部取代唯读存储器的可重复写入存储器450进行程序码撷取外，亦会对内部储存单元430进行程序码撷取，是以若以以往的判断式为之(判断2)，当微处理器410利用其撷取接脚412发出撷取信号psen-n后，总线介面单元424在接收这个撷取信号psen-n后，即会利用判断2将此撷取信号psen-n送往外部的可重复写入存储器450，永不会将撷取信号psen-n送往内建储存单元430以进行程序码的撷取，是以本发明即针对以往的判断2作改良，即：
判断2’：在微处理器发出撷取信号psen-n后，若控制信号flash-wr-sel是非致能状态(即设定值等于0)，则到外部的可重复写入存储器450作程序码撷取，此外部的可重复写入存储器450有较高的撷取优先权。
反之，以此判断式可知，在微处理器发出撷取信号psen-n后，若控制信号flash-wr-sel是致能状态(即设定值等于1)，则外部的可重复写入存储器450不一定具有撷取优先权。此时，总线介面单元424即会接着判断微处理器410发出的撷取地址是否等于内建储存单元430的对映地址addr-map，当微处理器410发出的撷取地址addr不等于内建储存单元430的对映地址addr map，才允许对可重复写入存储器450进行撷取程序动作，否则即对内建储存单元430进行撷取程序动作。
由上述的控制信号flash-wr-sel及总线介面单元424中的改良判断式，即可让撷取程序权，不再只是外部可重复写入存储器450的权利，是以在可重复写入存储器450进行抹除或更新时，不会再有因可重复写入存储器45忙禄而无法进行程序码撷取，导致微处理器410无法撷取下一个程序码，进一步造成当机现象。
以上控制介面400只完成了可重复写入存储器的写入以及内建储存单元优先撷取程序码的动作，但在这些动作的前，需先将更新副程序或者是覆盖副程序及画面参数从可重复写入存储器读取出来才可进行后续动作，但以往只能对可重复写入存储器进行程序码撷取而无法对可重复写入存储器进行资料读取。
是以本发明需针对图4的电路方块图进行改良，如图5所示，控制介面420中增加一个及闸电路426，以读取可重复写入存储器450中的资料：此及闸电路426包括第一接收端426a，是连接微处理器410，用以接收微处理器410的读取接脚416发出的读取信号rd-n。第二接收端426b，亦是连接微处理器410，用以接收微处理器410的撷取信号psen-n。输出端426c，是连接可重复写入存储器450，用以输出读取信号rd-n或是撷取信号psen-n至可重复写入存储器450，其中，输出端426c是经由控制器400的PSEN-N接脚402与可重复写入存储器450的撷取接脚OE-N452连接。
其中微处理器410发出的读取信号rd-n，不会与撷取信号psen-n同时发出，而由于微处理器410发出读取信号rd-n时，会传送至可重复写入存储器450及总线介面单元424，而总线介面单元424又会将此读取信号rd-n送至内建储存单元430，是以可重复写入存储器450与内建储存单元430都会将资料传回到总线介面单元424(未绘出资料传输路径)，再由总线介面单元424依据判断1判断微处理器410的读取地址是否等于内建储存单元430的对映地址addr-map，若是，则读取内建储存单元430传送的资料，反之则读取可重复写入存储器450的资料。
请参考图6，其绘示的是控制介面400的完整电路，其中图6的控制介面420即是由图6的总线介面单元424、多工器422及闸电路426所组成。另外，图6亦将元件间的地址总线及资料总线绘出。
在实现了对可重复写入存储器450资料读取及写入，以及对内建储存单元430的程序码撷取，同时亦解决修正或更新时产生的当机现象后，本发明即将应用于主控制程序的更新升级以及画面参数的修正。
请合并参考图7至图10，其绘示的是依照本发明一较佳实施例的一种应用于液晶平面显示器的线上固件更新的系统的一方块图，以及线上固件更新的方法的一流程图。
其中，线上固件更新的系统，包括：可重复写入存储器450及控制器400。其中，可重复写入存储器450具有一写入接脚(末绘示)且内含主控制程序，可经由可重复写入存储器450的写入接脚抹除工控制程序及写入升级主控制程序。而控制器400是连接可重复写入存储器450，此控制器400包括：内建储存单元430、微处理器410及控制介面420，其中，内建储存单元是原本即内建于控制器400中的暂存器及存储器，这一些暂存器及存储器中所存放的资料都具有原始功能，主要是用以晶片可正当动作及LCD画面正常显示、调整及OSD视窗显示等等功能。
当使用者按下OSD按钮时，微处理器410会将主控制程序中的OSD视窗显示资料写入内建储存单元430中，控制器400即可依据储存于内建储存单元430的OSD视窗显示资料在LCD萤幕上显示出OSD视窗，而当使用者欲透过OSD视窗更改画面参数712时，可以在OSD视窗中按下不同参数值并离开OSD视窗，此时由于OSD视窗不需显示，是以内建储存单元430中储存的OSD视窗显示资料在此时并不需要，是以可以利用内建储存单元430中储存OSD视窗显示资料的连续对映地址addr-map来暂存主控制程序中的更新副程序708及画面参数712。
控制介面420，是与可重复写入存储器450、内建储存单元430及微处理器410连接，其中内建储存单元430包括控制暂存器(未绘出)，用以暂存控制信号，当控制介面420接收内建储存单元430中包括的控制暂存器(未绘出)暂存的控制信号，即可决定内建储存单元430及可重复写入存储器450之间的撷取优先权归属，以及亦可建立微处理器与可重复写入存储器的间的写入通道。
由图7可以看出，由控制器400与可重复写入存储器450组成的显示器系统板，与个人电脑主机700之间是由一个转换电路704来连接，透过双方软件内定Hand-Shaking的通讯协定，将欲更新的升级主控制程序由个人电脑主机700传送至液晶显示器的控制器400，再由控制器400将升级主控制程序写入至可重复写入存储器450中。
请合并参看图7及图8，其中图8绘示的流程图是软件设定电脑主机端700的程序流程。先在步骤s800中，选择电脑主机700的序列传输接口，如是COM1或COM2傅输，再在步骤s802中设定RS232的通讯协定，如鲍率及传输模式等，然后将电脑主机700中的升级主控制程序载入主传输接口(步骤s804)，再在步骤s806中经由转换电路704，以设定好的鲍率及传输模式传送主控制器400的微处理器410，当在步骤s808检查到传输错误时，即回到步骤s804再次下载升级主控制程序，而若无传输错误时，则判断是否更新完成(步骤s810)，即升级主控制程序是否尚未下载完，若街末下载完，则回到步骤s804再继续下载，若已下载完成，则结束下载程序。
接着为了可以达到将线上下载的升级主控制程序更新目前存在于可重复写入存储器450的主控制程序，程序必须做到以程序自己来更新自己，而因为可重复写入存储器450在抹除或写入时会进入忙碌状态，是以无法提供正确的更新副程序码，导致当机情形，是以本发明即在控制器400内找到一小段连续的对映地址来暂存更新副程序708，使微处理器410可以在可重复写入存储器450忙碌时撷取对映地址中暂存的更新副程序708，以继续执行更新副程序码。
请合并参考图7及图9，即可知道程序本身是如何进行线上固件更新，此线上固件更新的方法包括：先在步骤s900中，复制可重复写入存储器450的更新副程序708至控制器400的内建储存单元430，其中所谓复制即是微处理器410先由控制介面420读取可重复写入存储器450中内含的更新副程序708，再将读取的更新副程序708写入至内建储存单元430中有连续对映地址的暂存器或存储器，接着在步骤s902中，致能控制器400内的控制信号(flash-wr-sel＝1)，当控制信号flash-wr-sel致能后，主控制程序函式呼叫(callfunction)到的更新副程序即不会是可重复写入存储器450中的更新副程序708，而是呼叫已复制到内建储存单元430中暂存的更新副程序，因为当控制信号flash-wr-sel致能后，微处理器410在发出的撷取地址等于内建储存单元430的对映地址addr-map情况下，即会撷取内建储存单元430中的更新副程序。
而当程序执行权转移王内建储存单元430中的更新副程序后，即会在步骤s906中执行抹除可重复写入存储器450，当可重复写入存储器450是快闪存储器时，则此抹除动作会是一个chip erase，也就是对整个快闪存储器进行抹除。待在步骤s908接收由电脑主机700传送的升级主控制程序后，即可逐一在步骤s910中写入升级主控制程序至可重复写入存储器450以完成可重复写入存储器的线上固件更新。
当在步骤s910中写入片段升级主控制程序后，例如写入数笔资料后，即进行checksum错误检查(步骤s912)，若无错误且所有资料皆更新完成后(步骤s914)，即可重新开机，若发生错误，则电脑主机700会显示错误信息并停止传送，内建储存单元430中的更新副程序可以再回到步骤s906将可重复写入存储器450再次抹除及进行后续的动作。
请参考图10，是说明液晶显示端1004与电脑主机端1000之间的传输协定及handshake过程。
当液晶显示端1004的微处理器410经由D-sub接头1006收到要更新王控制程序的密码资讯1008后，显示端1004即会在抹除整个可重复写入存储器450后，回应一个回应字元“A”(41h)给电脑主机端1000，电脑主机端1000便依序传送关于传送个数资讯1010、写入起始地址资讯1012以及写入的资料，如资料10141至1014n，当一次传输数笔资料后，例如显示端1004依序将资料10141至1014n写入工可重复写入存储器450后，便会计算checksum以回应电脑主机端1000，以确认收到正确的资料。
本发明另又应用图7的控制介面420提供一种书面参数修正的系统，其架构皆与上述相同，在此不加以赘述，但可重复写入存储器450内含的是主控制程序及原本存在于已知架构EEPROM的画面参数712。控制器400可以由写入接脚(未绘出)抹除画面参数712及写入修正画面参数，而内建储存单元430则是利用连续对映地址暂存主控制程序中的覆盖副程序710及画面参数712。
以下即以图11说明画面参数修正的过程。当使用者在OSD视窗中修改完画面参数且执行画面参数储存后，即会进行画面参数修正流程，首先，进行复制步骤(步骤s1100)，即复制可重复写入存储器450的画面参数712及覆盖副程序710主控制器400的内建储存单元430，接着更新内建储存单元430中暂存的画面参数(步骤s1102)，再在步骤s1104中致能控制器400内的控制信号(flash-wr-sel＝1)，随即函式呼叫覆盖副程序(步骤s1106)，此时呼叫的覆盖副程序即会是内建储存单元430中的覆盖副程序，此覆盖副程序即会接着抹除可重复写入存储器450中画面参数712的储存区域(步骤s1108)，以进一步写入修正画面参数至可重复写入存储器450(步骤s1110)，其中在抹除画面参数的方式，是一种sectorerase，只对部分可重复写入存储器450的储存区域进行抹除，而当书面参数修正完后(步骤s1112)，即可将程序控制权返回主控制程序(步骤s1114)，之后关闭控制器400的控制信号flash-wr-sel(步骤s1116)。
在上述将更新副程序、覆盖副程序及画面参数复制至内建储存单元430之处，其中，内建储存单元430储存更新副程序、覆盖副程序及画面参数的地址，应妥善规划安排以避免地址相互冲突，导致程序控制权无法正确转移，另外，亦需考虑内建储存单元430的空间无法广到足够存放所有的程序，是以内建储存单元430的存放空间需重复使用。
在本实施例中，如图12A所示，在可重复写入存储器450储存的更新副程序708的位置是EE20H-EF7FH，而在复制至内建储存单元430时，却是复制在内建储存单元430的F000H-F15FH。而图12B所示，在可重复写入存储器450储存的覆盖副程序710的位置是EF80H-EFFFH，而在复制至内建储存单元430时，却是复制在内建储存单元430的F160H-F1DFH，同样的，画面参数712原本在可重复写入存储器450中是储存在F400H-F55FH的地址，但在内建储存单元430的储存地址是F000H-E15FH，其中虽然更新副程序708与画面参数712皆是在内建储存单元430中的同一储存地址，但因不会同时使同，是以不会互相有所冲突。
综上所述，本发明的优点在于：
1.不需拆卸显示器外壳及不增加额外存储器的情况下，即可以可重复写入存储器代替唯读存储器存放主控制程序。
2.在对可重复写入存储器更新时不会有当机现象产生。
3.可以将EEPROM中所储存的画画参数一并储存在可重复写入存储器中，以省去EEPROM的成本。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟悉此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。