《数据保持二次调压器.pdf》由会员分享，可在线阅读，更多相关《数据保持二次调压器.pdf（14页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN102365602A43申请公布日20120229CN102365602ACN102365602A21申请号201080014086322申请日2010060961/185,62720090610US12/780,47120100514USG05F1/575200601G05F3/2420060171申请人密克罗奇普技术公司地址美国亚利桑那州72发明人DC塞申斯74专利代理机构北京律盟知识产权代理有限责任公司11287代理人孟锐54发明名称数据保持二次调压器57摘要一种集成电路装置具有一次调压器和超低功率二次调压器。所述超低功率二次调压器在所述集成电路装置处于低功率睡眠模式中。
2、时向用于提供数据保持以及例如实时时钟和日历RTCC等动态操作的某些电路供应电压。所述一次调压器在所述集成电路处于操作模式中时向这些相同的某些电路提供电力。30优先权数据85PCT申请进入国家阶段日2011092786PCT申请的申请数据PCT/US2010/0379452010060987PCT申请的公布数据WO2010/144557EN2010121651INTCL19中华人民共和国国家知识产权局12发明专利申请权利要求书4页说明书5页附图4页CN102365623A1/4页21一种低功率调压器，其用于在集成电路装置低功率睡眠模式期间向维持数据和/或进行操作所需的电路供应操作电压，所述低功率。
3、调压器包括第一恒定电流源，其连接到电源电压源；第一N沟道场效应晶体管FET，其具有源极、漏极和栅极，其中所述第一N沟道FET的所述漏极连接到所述电源电压，所述第一N沟道FET的所述栅极连接到所述第一恒定电流源，且所述第一恒定电流源连接在所述第一N沟道FET的所述栅极与漏极之间；第二N沟道FET，其具有源极、漏极和栅极，其中所述第二N沟道FET的所述漏极连接到所述第一N沟道FET的所述栅极和所述第一恒定电流源，且所述第二N沟道FET的所述源极连接到共用电源电压；第二恒定电流源，其连接到所述共用电源电压和所述第二N沟道FET的所述栅极；第一P沟道FET，其具有源极、漏极和栅极，其中所述第一P沟道F。
4、ET的所述漏极和栅极连接到所述第二N沟道FET的所述栅极和所述第二恒定电流源，且所述第一P沟道FET的所述源极连接到所述第一N沟道FET的所述源极；所述第一和第二N沟道FET、所述第一P沟道FET以及所述第一和第二恒定电流源构成具有输出的低功率二次调压器，其中所述输出是所述第一P沟道FET和所述第一N沟道FET的所述所连接的源极；以及集成电路装置的维持的电压核心逻辑，其连接到所述低功率二次调压器的所述输出。2根据权利要求1所述的低功率调压器，其进一步包括第二P沟道FET，其具有源极、漏极和栅极，其中所述第二P沟道FET的所述漏极连接到所述第一N沟道FET和第一P沟道FET的所述源极，所述第二P。
5、沟道FET的所述栅极连接到所述第二N沟道FET的所述漏极和所述第一恒定电流源，且所述第二P沟道FET的所述源极连接到来自一次调压器的输出；其中所述维持的电压核心逻辑在所述集成电路装置处于操作模式中时通过所述第二P沟道FET而耦合到所述一次调压器且从所述一次调压器接收其操作电压；且其中所述维持的电压核心逻辑在所述集成电路装置处于低功率备用睡眠模式中时从所述低功率二次调压器的所述输出接收其操作电压。3根据权利要求1所述的低功率调压器，其中供应给所述维持的电压核心逻辑的电压是所述第一P沟道FET和所述第二N沟道FET的阈值电压的总和。4根据权利要求2所述的低功率调压器，其中在所述集成电路装置处于所述。
6、低功率备用睡眠模式中时供应给所述维持的电压核心逻辑的电压是所述第一P沟道FET和所述第二N沟道FET的阈值电压的总和。5根据权利要求2所述的低功率调压器，其中在所述集成电路装置处于所述低功率备用睡眠模式中且没有供应来自所述一次调压器的电压时，通过所述第二N沟道FET的电流大体上等于来自所述第一恒定电流源的电流。6根据权利要求5所述的低功率调压器，其中在没有供应来自所述一次调压器的电压时，所述第二P沟道FET断开，且所述第一N沟道FET向所述维持的电压核心逻辑供应操作电流。权利要求书CN102365602ACN102365623A2/4页37一种低功率调压器，其用于在集成电路装置低功率睡眠模式期。
7、间向维持数据和/或进行操作所需的电路供应备份电压，所述低功率调压器包括第一恒定电流源，其连接到电源电压源；第一N沟道场效应晶体管FET，其具有源极、漏极和栅极，其中所述第一N沟道FET的所述漏极连接到所述电源电压，所述第一N沟道FET的所述栅极连接到所述第一恒定电流源，且所述第一恒定电流源连接在所述第一N沟道FET的所述栅极与漏极之间；第二N沟道FET，其具有源极、漏极和栅极，其中所述第二N沟道FET的所述漏极连接到所述第一N沟道FET的所述栅极和所述第一恒定电流源，且所述第二N沟道FET的所述源极连接到共用电源电压；第二恒定电流源，其连接到所述共用电源电压和所述第二N沟道FET的所述栅极；第。
8、一P沟道FET，其具有源极、漏极和栅极，其中所述第一P沟道FET的所述漏极和栅极连接到所述第二N沟道FET的所述栅极和所述第二恒定电流源，且所述第一P沟道FET的所述源极连接到所述第一N沟道FET的所述源极；第二P沟道FET，其具有源极、漏极和栅极，其中所述第二P沟道FET的所述漏极连接到所述第一N沟道FET和第一P沟道FET的所述源极，所述第二P沟道FET的所述栅极连接到所述第二N沟道FET的所述漏极和所述第一恒定电流源，且所述第二P沟道FET的所述源极连接到来自一次调压器的输出；所述第一和第二N沟道FET、所述第一P沟道FET以及所述第一和第二恒定电流源构成具有输出的低功率二次调压器，所述。
9、输出是所述第一P沟道FET和所述第一N沟道FET的所述所连接的源极；以及集成电路装置的维持的电压核心逻辑，其中所述维持的电压核心逻辑在所述集成电路装置处于操作模式中时通过所述第二P沟道FET而耦合到所述一次调压器且从所述一次调压器接收其操作电压；且所述维持的电压核心逻辑在所述集成电路装置处于低功率备用睡眠模式中时从所述低功率二次调压器的所述输出接收其操作电压。8根据权利要求7所述的低功率调压器，其中在所述集成电路装置处于所述低功率备用睡眠模式中时供应给所述维持的电压核心逻辑的电压是所述第一P沟道FET和所述第二N沟道FET的阈值电压的总和。9根据权利要求7所述的低功率调压器，其中在所述集成电路。
10、装置处于所述低功率备用睡眠模式中且没有供应来自所述一次调压器的电压时，通过所述第二N沟道FET的电流大体上等于来自所述第一恒定电流源的电流。10根据权利要求9所述的低功率调压器，其中在没有供应来自所述一次调压器的电压时，所述第二P沟道FET断开，且所述第一N沟道FET向所述维持的电压核心逻辑供应操作电流。11一种低功率调压器，其用于在集成电路装置低功率睡眠模式期间向维持数据和/或进行操作所需的电路供应操作电压，所述低功率调压器包括放大器，其具有非反相输入、反相输入和输出；权利要求书CN102365602ACN102365623A3/4页4N沟道场效应晶体管FET，其具有源极、漏极和栅极，其中所。
11、述N沟道FET的所述漏极连接到电源电压源，且所述N沟道FET的所述栅极连接到所述放大器的所述输出；所述放大器的所述非反相输入连接到约等于所述N沟道FET的阈值电压的电压；恒定电流源，其连接到共用电源电压；第一P沟道FET，其具有源极、漏极和栅极，其中所述第一P沟道FET的所述漏极和栅极连接到所述放大器的所述反相输入和所述恒定电流源，且所述第一P沟道FET的所述源极连接到所述N沟道FET的所述源极；所述放大器、所述N沟道FET、所述第一P沟道FET以及所述恒定电流源构成具有输出的低功率二次调压器，其中所述输出是所述第一P沟道FET和所述N沟道FET的所述所连接的源极；以及集成电路装置的维持的电压。
12、核心逻辑，其连接到所述低功率二次调压器的所述输出。12根据权利要求11所述的低功率调压器，其进一步包括第二P沟道FET，其具有源极、漏极和栅极，其中所述第二P沟道FET的所述漏极连接到所述N沟道FET和第一P沟道FET的所述源极，所述第二P沟道FET的所述栅极连接到所述放大器的所述输出和所述N沟道FET的所述栅极，且所述第二P沟道FET的所述源极连接到来自一次调压器的输出；其中所述维持的电压核心逻辑在所述集成电路装置处于操作模式中时通过所述第二P沟道FET而耦合到所述一次调压器且从所述一次调压器接收其操作电压；且其中所述维持的电压核心逻辑在所述集成电路装置处于低功率备用睡眠模式中时从所述低功率。
13、二次调压器的所述输出接收其操作电压。13根据权利要求12所述的低功率调压器，其中在没有供应来自所述一次调压器的电压时，所述第二P沟道FET断开，且所述N沟道FET向所述维持的电压核心逻辑供应操作电流。14一种低功率调压器，其用于在集成电路装置低功率睡眠模式期间向维持数据和/或进行操作所需的电路供应备份电压，所述低功率调压器包括放大器，其具有非反相输入、反相输入和输出；N沟道场效应晶体管FET，其具有源极、漏极和栅极，其中所述N沟道FET的所述漏极连接到电源电压源，所述N沟道FET的所述栅极连接到第一恒定电流源，且所述第一恒定电流源连接到所述放大器的所述输出；所述放大器的所述非反相输入连接到约等。
14、于所述N沟道FET的阈值电压的电压；恒定电流源，其连接到共用电源电压；第一P沟道FET，其具有源极、漏极和栅极，其中所述第一P沟道FET的所述漏极和栅极连接到所述放大器的所述反相输入和所述恒定电流源，且所述第一P沟道FET的所述源极连接到所述N沟道FET的所述源极；所述放大器、所述N沟道FET、所述第一P沟道FET以及所述恒定电流源构成具有输出的低功率二次调压器，其中所述输出是所述第一P沟道FET和所述N沟道FET的所述所连接的源极；集成电路装置的维持的电压核心逻辑，其连接到所述低功率二次调压器的所述输出；权利要求书CN102365602ACN102365623A4/4页5以及第二P沟道FET。
15、，其具有源极、漏极和栅极，其中所述第二P沟道FET的所述漏极连接到所述N沟道FET和第一P沟道FET的所述源极，所述第二P沟道FET的所述栅极连接到所述放大器的所述输出和所述N沟道FET的所述栅极，且所述第二P沟道FET的所述源极连接到来自一次调压器的输出；其中所述维持的电压核心逻辑在所述集成电路装置处于操作模式中时通过所述第二P沟道FET而耦合到所述一次调压器且从所述一次调压器接收其操作电压；且其中所述维持的电压核心逻辑在所述集成电路装置处于低功率备用睡眠模式中时从所述低功率二次调压器的所述输出接收其操作电压。15根据权利要求14所述的低功率调压器，其中在没有供应来自所述一次调压器的电压时，。
16、所述第二P沟道FET断开，且所述N沟道FET向所述维持的电压核心逻辑供应操作电流。权利要求书CN102365602ACN102365623A1/5页6数据保持二次调压器0001本申请案主张DC塞申斯DCSESSIONS的2009年6月10日申请的标题为“数据保持二次调压器DATARETENTIONSECONDARYVOLTAGEREGULATOR”的共同拥有的第61/185,627号美国临时专利申请案的优先权，且所述美国临时专利申请案出于所有目的而以引用的方式并入本文中。技术领域0002本发明涉及集成电路装置电压调节，且更明确地说，本发明涉及一种与一次调压器并联并在一次调压器断开时起作用的低功。
17、率二次调压器。可在集成电路装置处于睡眠模式中且用以保持在集成电路装置返回到操作模式时将会需要的信息的电路需要经调节电压时，使用二次调压器。背景技术0003在集成电路装置处于睡眠模式中时，必须以最小的功率消耗将电力供应给保持数据且/或对数据进行操作的电路。这些电路得到供电以便在集成电路装置的其它电路处于低功率睡眠模式时保持数据。另外，可在最低功率消耗的情况下将最小动态功率供应给在睡眠模式期间对数据进行操作例如，实时时钟和日历RTCC的电路。0004具有精确电压调节例如，带隙电压参考和相关联的调压器电路的一次调压器需要大量电力，这在以电池操作的装置进入低功率睡眠模式中却仍必须维持一些电路上的电压以。
18、便保持数据/对数据进行操作时是不合意的。发明内容0005所需要的是一种在集成电路装置的其它电路处于睡眠模式中时向集成电路装置中的需要用于数据保持的电力和/或用于持续操作例如但不限于，实时时钟和日历RTCC的最小动态功率的那些电路供应必要的经调节电压的方式。0006根据本发明的一具体实例性实施例，一种用于在集成电路装置低功率睡眠模式期间向要求用来维持数据和/或进行操作的电路供应操作电压的低功率调压器包括第一恒定电流源，其连接到电源电压源；第一N沟道场效应晶体管FET，其具有源极、漏极和栅极，其中第一N沟道FET的漏极连接到电源电压，第一N沟道FET的栅极连接到第一恒定电流源，且第一恒定电流源连接。
19、在第一N沟道FET的栅极与漏极之间；第二N沟道FET，其具有源极、漏极和栅极，其中第二N沟道FET的漏极连接到第一N沟道FET的栅极和第一恒定电流源，且第二N沟道FET的源极连接到共用电源电压；第二恒定电流源，其连接到共用电源电压和第二N沟道FET的栅极；第一P沟道FET，其具有源极、漏极和栅极，其中第一P沟道FET的漏极和栅极连接到第二N沟道FET的栅极和第二恒定电流源，且第一P沟道FET的源极连接到第一N沟道FET的源极；第一和第二N沟道FET、第一P沟道FET以及第一和第二恒定电流源包括具有输出的低功率二次调压器，其中所述输出是第一P沟道FET和第一N沟道FET的连接的源极；以及集成电路。
20、装置的维持的电压核心逻辑，其连接到低功率二说明书CN102365602ACN102365623A2/5页7次调压器的输出。低功率调压器可进一步包括第二P沟道FET，其具有源极、漏极和栅极，其中第二P沟道FET的漏极连接到第一N沟道FET和第一P沟道FET的源极，第二P沟道FET的栅极连接到第二N沟道FET的漏极和第一恒定电流源，且第二P沟道FET的源极连接到来自一次调压器的输出；其中维持的电压核心逻辑在集成电路装置处于操作模式中时通过第二P沟道FET而耦合到一次调压器且从一次调压器接收其操作电压；且其中维持的电压核心逻辑在集成电路装置处于低功率备用睡眠模式中时从低功率二次调压器的输出接收其操作。
21、电压。0007根据本发明的另一具体实例性实施例，一种用于在集成电路装置低功率睡眠模式期间向要求用来维持数据和/或进行操作的电路供应备份电压的低功率调压器包括第一恒定电流源，其连接到电源电压源；第一N沟道场效应晶体管FET，其具有源极、漏极和栅极，其中第一N沟道FET的漏极连接到电源电压，第一N沟道FET的栅极连接到第一恒定电流源，且第一恒定电流源连接在第一N沟道FET的栅极与漏极之间；第二N沟道FET，其具有源极、漏极和栅极，其中第二N沟道FET的漏极连接到第一N沟道FET的栅极和第一恒定电流源，且第二N沟道FET的源极连接到共用电源电压；第二恒定电流源，其连接到共用电源电压和第二N沟道FET。
22、的栅极；第一P沟道FET，其具有源极、漏极和栅极，其中第一P沟道FET的漏极和栅极连接到第二N沟道FET的栅极和第二恒定电流源，且第一P沟道FET的源极连接到第一N沟道FET的源极；第二P沟道FET，其具有源极、漏极和栅极，其中第二P沟道FET的漏极连接到第一N沟道FET和第一P沟道FET的源极，第二P沟道FET的栅极连接到第二N沟道FET的漏极和第一恒定电流源，且第二P沟道FET的源极连接到来自一次调压器的输出；第一和第二N沟道FET、第一P沟道FET以及第一和第二恒定电流源包括具有输出的低功率二次调压器，所述输出是第一P沟道FET和第一N沟道FET的连接的源极；以及集成电路装置的维持的电压。
23、核心逻辑，其中维持的电压核心逻辑在集成电路装置处于操作模式中时通过第二P沟道FET而耦合到一次调压器且从一次调压器接收其操作电压；且维持的电压核心逻辑在集成电路装置处于低功率备用睡眠模式中时从低功率二次调压器的输出接收其操作电压。0008根据本发明的又一具体实例性实施例，一种用于在集成电路装置低功率睡眠模式期间向要求用来维持数据和/或进行操作的电路供应操作电压的低功率调压器包括放大器，其具有非反相输入、反相输入和输出；N沟道场效应晶体管FET，其具有源极、漏极和栅极，其中N沟道FET的漏极连接到电源电压源，且N沟道FET的栅极连接到放大器的输出；放大器的非反相输入连接到约等于N沟道FET的阈值。
24、电压的电压；恒定电流源，其连接到共用电源电压；第一P沟道FET，其具有源极、漏极和栅极，其中第一P沟道FET的漏极和栅极连接到放大器的反相输入和恒定电流源，且第一P沟道FET的源极连接到N沟道FET的源极；放大器、N沟道FET、第一P沟道FET以及恒定电流源包括具有输出的低功率二次调压器，其中所述输出是第一P沟道FET和N沟道FET的连接的源极；以及集成电路装置的维持的电压核心逻辑，其连接到低功率二次调压器的输出。低功率调压器可进一步包括第二P沟道FET，其具有源极、漏极和栅极，其中第二P沟道FET的漏极连接到N沟道FET和第一P沟道FET的源极，第二P沟道FET的栅极连接到放大器的输出和N沟。
25、道FET的栅极，且第二P沟道FET的源极连接到来自一次调压器的输出；其中维持的电压核心逻辑在集成电路装置处于操作模式中时通过第二P沟道FET而耦合到一次调压器且从一次调压器接收其操作说明书CN102365602ACN102365623A3/5页8电压；且其中维持的电压核心逻辑在集成电路装置处于低功率备用睡眠模式中时从低功率二次调压器的输出接收其操作电压。0009根据本发明的又一具体实例性实施例，一种用于在集成电路装置低功率睡眠模式期间向要求用来维持数据和/或进行操作的电路供应备份电压的低功率调压器包括放大器，其具有非反相输入、反相输入和输出；N沟道场效应晶体管FET，其具有源极、漏极和栅极，其。
26、中N沟道FET的漏极连接到电源电压源，N沟道FET的栅极连接到第一恒定电流源，且第一恒定电流源连接到放大器的输出；放大器的非反相输入连接到约等于N沟道FET的阈值电压的电压；恒定电流源，其连接到共用电源电压；第一P沟道FET，其具有源极、漏极和栅极，其中第一P沟道FET的漏极和栅极连接到放大器的反相输入和恒定电流源，且第一P沟道FET的源极连接到N沟道FET的源极；放大器、N沟道FET、第一P沟道FET以及恒定电流源包括具有输出的低功率二次调压器，其中所述输出是第一P沟道FET和N沟道FET的连接的源极；集成电路装置的维持的电压核心逻辑，其连接到低功率二次调压器的输出；以及第二P沟道FET，其。
27、具有源极、漏极和栅极，其中第二P沟道FET的漏极连接到N沟道FET和第一P沟道FET的源极，第二P沟道FET的栅极连接到放大器的输出和N沟道FET的栅极，且第二P沟道FET的源极连接到来自一次调压器的输出；其中维持的电压核心逻辑在集成电路装置处于操作模式中时通过第二P沟道FET而耦合到一次调压器且从一次调压器接收其操作电压；且其中维持的电压核心逻辑在集成电路装置处于低功率备用睡眠模式中时从低功率二次调压器的输出接收其操作电压。附图说明0010通过参考结合附图作出的以下描述可获取对本发明的更完整的理解，附图中0011图1说明根据本发明的教示的集成电路装置的示意性框图，所述集成电路装置具有一次调压。
28、器和用于在集成电路装置处于低功率睡眠模式中时提供数据保持和用于某些电路的持续操作的动态功率的超低功率二次调压器；0012图2说明根据本发明的教示的集成电路装置的示意性框图，所述集成电路装置具有一次调压器和连接到独立的电压源并在集成电路装置处于低功率睡眠模式中时提供数据保持和用于某些电路的持续操作的动态功率的超低功率二次调压器；0013图3说明根据本发明的一具体实例性实施例的图1和图2的超低功率二次调压器的示意图；以及0014图4说明根据本发明的另一具体实例性实施例的图1和图2的超低功率二次调压器的示意图。0015尽管本发明可容许各种修改和替代形式，但已在图式中展示且在本文中详细描述其具体实例性。
29、实施例。然而应了解，本文中对具体实例性实施例的描述无意将本发明限于本文所揭示的特定形式，而是相反，本发明将涵盖如由所附权利要求书所界定的所有修改和等效物。具体实施方式0016现参看图式，其示意性地说明了具体实例性实施例的细节。图式中相同的元件将由相同的数字表示，且类似的元件将由具有不同小写字母后缀的相同的数字表示。说明书CN102365602ACN102365623A4/5页90017参看图1，其描绘根据本发明的教示的集成电路装置的示意性框图，所述集成电路装置具有一次调压器和用于在集成电路装置处于低功率睡眠模式中时为某些电路的持续操作提供数据保持和动态功率的超低功率二次调压器。集成电路装置10。
30、0包括数字逻辑108以及可能模拟电路，例如，混合信号装置、核心逻辑106即使在集成电路装置100处于低功率睡眠模式中时也仍然为有源的、一次调压器102以及超低功率二次调压器104。0018调压器102和104两者均从连接在节点110处的外部电源VDD例如，电池得到供电。当集成电路装置100处于操作模式中时，除了装置100内的其它电路之外，一级调压器102还向核心逻辑106供应操作电压。然而，当集成电路装置100进入低功率睡眠模式时，大多数耗电的逻辑电路和一级调压器102通常将被禁止关机，以便大体上减少装置100内的电流消耗。核心逻辑106例如，备份域在装置100的低睡眠模式期间必须仍然是操作的。
31、，例如实时时钟和日历RTCC等。0019集成电路装置100的外部连接节点可为例如，但不限于电源电压节点110VDD、电源共用节点116VSS以及调节器稳定电容器节点112。0020参看图2，其描绘根据本发明的教示的集成电路装置的示意性框图，所述集成电路装置具有一次调压器和连接到独立的电压源并在集成电路装置处于低功率睡眠模式中时提供数据保持和用于某些电路的持续操作的动态功率的超低功率二次调压器。集成电路装置200包括数字逻辑108以及可能模拟电路，例如，混合信号装置、即使在集成电路装置200处于低功率睡眠模式中时也仍然为有源的核心逻辑106、一次调压器102以及超低功率二次调压器104。0021。
32、调压器102从第一外部电源VDD1得到供电，且调压器104从第二外部电源VDD2例如，电池得到供电。当集成电路装置200处于操作模式中时，除了装置200内的其它电路之外，一级调压器102还向核心逻辑106供应操作电压。然而，当集成电路装置200进入低功率睡眠模式时，大多数耗电的逻辑电路和一级调压器102通常将被禁止关机，以便大体上减少装置200内的电流消耗。核心逻辑106例如，备份域在装置200的睡眠模式期间必须仍然是操作的，例如实时时钟和日历RTCC等。0022集成电路装置100的外部连接节点可为例如，但不限于主电源电压节点210VDD1、二次电源电压节点211VDD2、电源共用节点116V。
33、SS以及调节器稳定电容器节点112。0023参看图3，其描绘根据本发明的一具体实例性实施例的图1和图2的超低功率二次调压器的示意图。一次电源VDD耦合在节点348处，且输出节点346约为晶体管336和338的阈值电压VT的总和。晶体管338的漏极电流等于由恒定电流源330供应的电流。此布置在足以向输出节点346提供所需要量的电流的电平下断开晶体管334且使晶体管332偏置。来自此闭环系统的反馈针对电压维持的核心逻辑106将输出节点346维持在所要电压操作点。0024当将来自一次调压器102的电压施加到节点344时，晶体管334将电流传递到输出节点346，且将晶体管338的栅极升高至高于其阈值。。
34、因此，晶体管338的漏极被拉低，从而断开晶体管332且剧烈地接通晶体管334。结果是超低功率备用调压器104，其在没有来自正常操作一次调压器102的可用电力时向核心逻辑106提供状态保持电力，且任选地可在来自一次调压器102的电力变得可用时使用来自一次调压器102的电压。晶体管332和说明书CN102365602ACN102365623A5/5页10338可为N沟道NCHANNEL绝缘栅极INSULATEDGATE，IG金属氧化物半导体MOS场效应晶体管FET，且晶体管334和336可为P沟道IGMOSFET。0025参看图4，其描绘根据本发明的另一具体实例性实施例的图1和图2的超低功率二次调。
35、压器的示意图。一次电源VDD耦合在节点348处，且输出节点346约为晶体管436和432的阈值电压VT的总和。反相放大器450具有连接到晶体管436的漏极和栅极以及电流吸收器CURRENTSINK440的负输入。反相放大器450的正输入被设置成适合于负载需要的电压VTN。反相放大器450的输出连接到晶体管432和434的栅极。0026此布置在足以向输出节点346提供所要求量的电流的电平下断开晶体管434且使晶体管432偏置。来自此闭环系统的反馈针对电压维持的核心逻辑106将输出节点346维持在所要电压操作点。0027当将来自一次调压器102的电压施加到节点344时，晶体管434将电流传递到输出。
36、节点346，且将晶体管432的栅极升高至高于其阈值。因此，晶体管432的漏极被拉低，从而断开晶体管432且艰难地接通晶体管434。结果是超低功率备用调压器104，其在没有来自标准操作一次调压器102的可用电力时向核心逻辑106提供状态保持电力，且任选地可在来自一次调压器102的电力变得可用时使用来自一次调压器102的电压。晶体管432可为N沟道绝缘栅极IG金属氧化物半导体MOS场效应晶体管FET，且晶体管434和436可为P沟道IGMOSFET。0028尽管已描绘、描述，且通过参考本发明的实例性实施例界定本发明的实施例，但此类参考并不暗示对本发明的限制，且不应推断出此类限制。如相关领域的以及受益于本发明的一般技术人员将了解，所揭示的标的物能够容许形式和功能上的相当多的修改、变更以及等效物。所描绘和描述的本发明的实施例仅为实例，且不是对本发明范围的穷举。说明书CN102365602ACN102365623A1/4页11图1说明书附图CN102365602ACN102365623A2/4页12图2说明书附图CN102365602ACN102365623A3/4页13图3说明书附图CN102365602ACN102365623A4/4页14图4说明书附图CN102365602A。