实现用于毫米波应用的功率放大器的电路和方法.pdf

提供了在毫米波频率下将BJT(双极型结型晶体管)用作有源开关器件实现高效率开关型功率放大器的方法和电路。例如，功率放大器电路(100)包含：有源开关器件，其包含BJT(双极型结型晶体管)(T1)；耦合到BJT(T1)基极的输入网络(105)和(106)，其用于驱动有源开关器件，以便在毫米波频率(例如60GHz)下获得高效率开关型(例如E类)运行。输入网络(105)、(106)可以为无源或有源驱动器网络，其被设计为提供最优驱动条件。例如，输入网络(105)、(106)被设计为呈现从有源开关器件(T1)基极看到的大约7欧姆到大约15欧姆范围内的实输入阻抗。另一种最优驱动包含包括设计为向有源开关器件(T1)基极提供不对称驱动电流的输入网络(105)、(106)，其中，负的峰值基极电流超过正的峰值基极电流。另外，输入网络被设计为向有源开关器件(T1)提供不对称驱动基极电流，使得基极电压具有不超过400mVpp(毫伏峰峰值)的振荡。

1.  一种功率放大器电路，其包含：
有源开关器件，其包含BJT(双极型结型晶体管)；以及
输入网络，其被耦合到所述BJT的基极，以便驱动所述有源开关以得到开关型运行，
其中，所述输入网络提供从所述BJT基极看到的源阻抗ZS，其产生不对称的基极电流和具有不超过大约400mVpp(毫伏峰峰值)的振荡的基极电压。

2.  根据权利要求1的功率放大器电路，其中，所述不对称基极电流具有大于正峰值电压幅值的负峰值电压幅值。

3.  根据权利要求1的功率放大器电路，其中，所述源阻抗ZS为大约7欧姆到大约15欧姆。

4.  根据权利要求1的功率放大器电路，其中，所述功率放大器电路是使用硅锗半导体制造工艺实现的。

5.  根据权利要求1的功率放大器电路，其中，所述功率放大器电路为E类功率放大器。

6.  根据权利要求1的功率放大器电路，其中，所述输入网络包含无源阻抗变换网络。

7.  根据权利要求6的功率放大器电路，其中，所述无源阻抗变换网络包含集成电路传输线。

8.  根据权利要求6的功率放大器电路，其中，所述功率放大器电路为差动功率放大器电路。

9.  根据权利要求1的功率放大器电路，其中，所述输入网络包含有源驱动器级。

10.  根据权利要求9的功率放大器电路，其中，所述有源驱动器级包含共射极前置放大器电路。

11.  根据权利要求9的功率放大器电路，其中，所述功率放大器电路为差动功率放大器。

12.  根据权利要求11的功率放大器电路，其包含图腾柱电路。

13.  根据权利要求1的功率放大器电路，其中，所述功率放大器以大约10GHz或以上的基波频率运行。

14.  根据权利要求13的功率放大器电路，其中，所述功率放大器电路在15％或更大的附加功率效率的情况下提供10dBm或更大的输出功率。

15.  一种用于对信号进行放大的方法，其包含：
向功率放大器电路的第一级输入AC信号；以及
从所述第一级向第二级输出AC信号，所述第二级包含以开关模式运行的BJT(双极型结型晶体管)；以及
用输出自所述第一级的所述AC信号驱动所述BJT，其中，所述驱动包含将不对称基极电流施加到所述BJT的基极端子，以便提供具有不超过大约400mVpp(毫伏峰峰值)的振荡的基极电压。

16.  根据权利要求15的方法，其中，所述不对称基极电流具有大于正峰值电压幅值的负峰值电压幅值。

17.  根据权利要求15的方法，其中，所述驱动包含提供从所述BJT基极看到的源阻抗ZS，其产生所述不对称驱动电流以及基极电压。

18.  根据权利要求17的方法，其中，所述源阻抗ZS为大约7欧姆到大约15欧姆。

19.  根据权利要求15的方法，其包含以E类运行模式运行所述BJT。

20.  根据权利要求15的方法，其包含在所述第一级中对所输入的AC信号进行放大并将放大后的AC信号输出到所述第二级。

21.  根据权利要求15的方法，其还包含对所述BJT的集电极节点上产生的AC信号进行滤波并将滤波后的信号从所述第二级输出。

22.  根据权利要求15的方法，其还包含，在10GHz或以上的基波频率下以开关模式运行所述BJT。

23.  根据权利要求22的方法，其还包含从具有+10dBm输出功率的输出功率的所述第二级输出放大后的AC信号。

24.  根据权利要求15的方法，其中，将AC信号输入到第一级包含将AC信号输入到差动输入端子。

25.  一种功率放大器电路，其包含：
第一级，其包含共射极放大器；以及
第二级，其被耦合到所述第一级的输出，所述第二级包含以开关模式运行的BJT(双极型结型晶体管)；
其中，所述第一级向所述第二级输出驱动信号，以便用不对称基极电流——该电流具有大于正峰值幅值的负峰值幅值——和基极电压——该电压具有不超过400mVpp的电压振荡——驱动所述BJT。

26.  根据权利要求25的功率放大器电路，其中，所述第二级具有大约7-15Ω数量级的、从所述BJT基极看到的输出阻抗ZS。

27.  根据权利要求25的功率放大器电路，其中，所述第一级包含阻抗变换网络。

28.  根据权利要求25的功率放大器电路，其中，所述功率放大器具有10GHz或以上的基波运行频率。

29.  根据权利要求28的方法，其中，所述功率放大器电路在15％或更大的PAE的情况下提供大约10dBm或更大的输出功率。

实现用于毫米波应用的功率放大器的电路和方法
技术领域
本发明一般涉及实现用于毫米波应用的功率放大器的电路和方法。具体而言，本发明涉及在毫米波频率下将双极型结型晶体管用作有源开关器件实现高效率RF(无线电频率)开关型功率放大器的电路和方法。
背景技术
一般而言，RF功率放大器是根据多种通常称作A类、B类、C类、D类、F类或其混合(例如A/B类、E/F类等等)中的一种设计的。这些不同类别的功率放大器在运行方法(线性型、开关型)、效率、输出阻抗以及功率输出能力方面不同。对于需要高效率功率放大器设计的应用，典型地实施开关型D、E或F类功率放大器，而不是线性型A、B或AB类功率放大器设计。事实上，在开关型功率放大器设计的情况下，通过将有源器件运行为开关而不是受控电流源，获得高效率，其中，可实现多种调谐方法以便最小化或消除开关器件的电压和电流波形之间的重叠，由此降低功率耗散(称作“零电压开关(zero voltage switching)”)。高效率功率放大器典型地用在例如电源转换器以及电源调节器电路等应用中，其中，为降低功耗，需要零电压开关。
对于高效率开关型功率放大器，最高可获得的运行频率受到多种因素的限制，例如所实施的开关器件的类型。在高频下提供E类运行的功率放大器典型地使用MESFET、HEMT或MOSFET开关器件。例如，已经知道，在10GHz下运行的E类放大器使用GaAs MESFET开关器件，而尚不知道高于10GHz的E类放大器频率的存在。事实上，使用例如双极型晶体管的E类放大器常常限于较低的运行频率，在毫米波频率下运行的双极型功率放大器典型地被设计为使用A类或A/B类运行模式。
发明内容
本发明的典型实施例一般包括在毫米波频率下将BJT(双极型结型晶体管)用作有源开关器件实现高效率开关型功率放大器的电路和方法。具体而言，本发明的典型实施例包括在毫米波频率(例如60GHz)下驱动具有BJT开关器件的功率放大器以实现高效率开关型(例如E类)运行的电路和方法。
在本发明的一个典型实施例中，功率放大器电路包含有源开关器件和输入网络，该有源开关器件包含BJT(双极型结型晶体管)，该输入网络被耦合到BJT的基极以驱动有源开关，得到开关型运行。输入网络可包含无源或有源驱动器网络，其被设计为根据本发明的优选实施例提供最优驱动条件。
例如，在一个典型实施例中，输入网络被设计为呈现从有源开关器件基极看上去的大约7欧姆到大约15欧姆范围内的实输入阻抗。在另一典型实施例中，最优驱动条件包含被设计为向有源开关器件基极提供不对称驱动电流的输入网络，其中，负的峰值基极电流超过正的峰值基极电流。
在又一典型实施例中，最优驱动条件包含被设计为向有源开关器件提供这样的不对称驱动基极电流的输入网络：该电流使得基极电压具有不超过大约400mVpp的振荡(swing)(峰峰值，毫伏)。不对称基极电流具有大于正峰值电压幅值的负峰值电压幅值。
根据本发明的典型放大器设计提供这样的功率放大器：其能以大约10GHz或更大的基波频率运行，同时，以15％或更大的附加功率效率(power added efficiency)提供+10dBm或更大的输出功率。
结合附图，通过阅读下面对典型实施例的详细介绍，将明了本发明的这些以及其他的典型实施例、特征和优点。
附图说明
图1原理性地示出了E类功率放大器的一般结构，其能被设计为使用本发明的典型电路和方法为在毫米波频率下提供高效率开关型运行；
图2A与2B为示例性的时序图，其分别示出了图1中为提供零电压开关的E类功率放大器的最优电流和电压波形；
图3为对于E类功率放大器作为晶体管关断时间的函数的集电极效率的示例性视图；
图4为假设+10dBm的输出功率和10dB的总(驱动器加E类核心)功率增益的情况下对于放大器核心中的三个不同效率值(70％到50％)作为前置放大器(驱动器)功耗的函数的E类功率放大器附加功率效率(PAE)的示例性视图；
图5A-5D为对于具有10欧姆和30欧姆的不同源阻抗(sourceimpedance)(Zs)的E类放大器作为源功率等级(source power level)的函数的集电极效率和变换器增益的仿真结果的示例性视图；
图6A与6B分别为具有30欧姆与10欧姆的源阻抗的E类放大器的仿真基极电压的示例性视图；
图7为根据本发明一典型实施例的E类放大器电路的示意性电路图，该电路包含片上传输线输入与输出匹配网络；
图8A-8D为图7中的电路的仿真结果的示例性视图，其中，输入匹配网络被设计为从基极向源看到低的实阻抗(在图7中示为Z_S)(大约7欧姆到大约10欧姆)；
图9A-9D为图7中的电路的仿真结果的示例性视图，其中，输入匹配网络被设计为在功率源与开关器件(例如晶体管基极)之间提供共轭匹配；
图10A、10B、10C分别为对于图7中的示例性电路当与被设计为提供大约7欧姆到大约10欧姆的实阻抗的输入匹配网络一起仿真时的集电极电流、集电极电压以及负载电压波形的示例性视图；
图11A与11B分别为对于图7中的示例性电路当与被设计为提供7欧姆到大约10欧姆的实阻抗的输入匹配网络一起仿真时的基极电压与基极电流波形的示例性视图；
图12为对于E类功率放大器的传统驱动器电路的示意性电路图；
图13为根据本发明一典型实施例的两级功率放大器电路的示意性电路图；
图14A与14B分别为对于图13中的示例性E类开关晶体管T1的基极电压与基极电流波形的示例性视图；
图15A-15D为对于图13中的示例性两级放大器的仿真结果的示意性视图；
图16为根据本发明一典型实施例的平衡差动开关型功率放大器电路的示意性电路图；
图17为根据本发明另一典型实施例的平衡差动开关型功率放大器的示意性电路图。
具体实施方式
下面详细介绍的本发明典型实施例一般包括用于在毫米波频率下使用BJT有源开关器件实现高效率开关型功率放大器的电路和方法，特别包括在毫米波频率(例如60GHz)下驱动具有BJT开关器件的功率放大器以获得高效率开关型(例如E类)运行的电路和方法。出于说明目的，下面将具体参照基于硅-锗(SiGe)双极工艺技术的E类功率放大器介绍示例性结构、仿真以及电路设计，其在例如60GHz的毫米波频率下使得高效率运行成为可能。然而，将会明了，这里介绍的具有创造性的原理一般地适用于所有类别的开关型功率放大器设计，其中，BJT被用作开关并接近于其最大运行频率而运行，也即在f_T或f_MAX的大约10％或10％以上的频率下。这包括被设计为使用以其他工艺技术制造的BJT的放大器，包括基于GaAs和InP等III-V半导体材料的那些。
将会明了，根据本发明的开关型功率放大器设计可用于用硅构建用在例如无线局域网(WLAN)应用之中的便携装置中的高度集成低成本毫米波无线电收发器。事实上，对于这样的应用，对便携式装置电池运行的严格要求已经产生了对高效率功率放大器的强烈需求，而成本约束已经将外部部件或III-V半导体材料的使用排除在外。使用具有SiGe BJT的A类或AB类运行的现有毫米波功率放大器设计对于+10dBm范围内的输出功率已经实现了3-10％的附加功率效率(PAE)。
然而，将会明了，下面介绍的示例性电路与方法提供了具有甚至更高的效率的开关型SiGe BJT功率放大器。例如，为构建两级单端和/或差动E类功率放大器——其具有+10dBm或更大的输出功率以及15％或更大的PAE——而提供根据本发明典型实施例的电路与方法。这些典型设计可使用IBM(国际商业机器)公司的BiCMOS8HP工艺技术制造。
现在参照图1，示意性电路图示出了E类功率放大器(10)的一般结构，该放大器可被设计为使用本发明的示例性电路和方法在毫米波频率下提供高效率开关型运行。功率放大器(10)包含有源开关器件T1，其被实现为BJT(双极型结型晶体管)。晶体管T1的基极端子通过RF阻流器(11)连接到基极DC偏置电压V_b，晶体管T1的集电极端子通过RF阻流器(12)连接到VCC电源。输入信号P_IN通过阻抗R_S(其表示从晶体管T1的基极看向功率源所见的阻抗)被施加到T1的基极端子。输出匹配网络(13)包含并联电容器C_S、串联电感器L₁和串联电容器C₁，其被连接在晶体管T₁的集电极端子与负载R_L之间。串联调谐L₁C₁电路被设计为阻塞P_IN基波运行频率的谐波频率以及DC信号。
一般地，E类功率放大器(10)被设计为使得晶体管T1作为开关运行，且输出匹配网络(13)被设计为通过使开关T1的电压与电流信号之间的重叠最小化来对性能进行最优化。具体而言，例如，图2A与2B为时序图，其示出了在集电极效率为100％的理想条件下图1中的晶体管T1的集电极电压与电流波形。特别地，在t1-t2的时间段之中，晶体管T1处于“关断”状态，其中，当集电极电压为高时(图2B)，经过晶体管T1的电流(图2A)为零。在该时间段中，晶体管T1作为断开的开关运行。接着，在时间段t2-t3中，晶体管T1处于“开通”状态，其中，集电极电压为低(几乎为零)(图2B)，且高的电流(图2A)流过开关T1。在该时间段中，晶体管作为低电阻的闭合开关运行。在这些理想条件下，VI乘积(开关T1的瞬时功率耗散)在输入功率的整个周期中最小化。
然而，在具有真实晶体管的实际功率放大器电路中，存在几种功率损耗源以及其他的实际考虑，在实现最优开关转换时必须将它们考虑在内。例如，一种功率损耗源是晶体管饱和电压V_sat，其为在集电极电压向下振荡过程中实际可获得的最小集电极电压。事实上，在电流流经晶体管T1的同时的非零V_sat导致晶体管T1中耗散的功率。
另外，晶体管“开通”状态电阻和开通到关断转换时间是另外的重要功率损耗源。例如，非零的开通到关断转换时间或“关断”时间t_f将使集电极电压与电流波形重叠，导致晶体管功率耗散。
在毫米波频率下，当晶体管T1在f_T(最大运行频率)的10％以上运行时，关断时间t_f以及t_f与V_sat的交互特别重要。如果晶体管T1被硬开通并被深度驱动进入饱和，使得V_sat最小化，但关断时间增大。作为开关关断时间的函数，集电极效率η被表示为：
η = 1 1 + 1 3 ( π · t f / T ) 2 - - - ( 1 ) ]]>
其中，T为基波频率的周期。
图3为一示例性视图，其示出了基于上面的公式(1)对于60GHz的频率(1/T)作为关断时间(以皮秒为单位)的函数的集电极效率η。如图3所示，集电极效率将随着增大的关断时间明显降低。为了使集电极效率最优化，有必要在使V_sat最小化和使关断时间最小化之间达到某种折中，其二者都将促成集电极电路中的功率损耗。
另一个可能的功率耗散源——且因此为可能的效率降低源——是为驱动开关器件T1而实现的前置放大器(或驱动器电路)中消耗的功率。作为开关(P_DC)和前置放大器(P_DR)中耗散的功率的函数，PAE可被表达为：
PAE = P OUT - P IN P DC + P DR - - - ( 2 ) ]]>
例如，图4图形地示出了基于上面的公式(2)对于放大器核心的三个不同效率值(70％、60％和50％)假设10dBm的输出功率和10dB的总功率增益(驱动器加E类核心)的情况下作为前置放大器(驱动器)功耗的函数的PAE。如图4所示，PAE效率明显随着增大的前置放大器功率而降低。
鉴于上述情况，本发明的典型实施例包括这样的电路和方法：其用于驱动有源开关器件T1以便将T1保持在“开通”状态一时间段以便使由于非零V_sat和非零关断时间引起的综合功率损耗最小化，并用于以使晶体管T1的功率耗散最小化的方式将开关电压驱动到零(关断晶体管)。对于使用IBM的BiCMOS8HP SiGe技术实现并被设计为用于+10dBm输出功率的单端E类放大器(如图1所示)，为在毫米波频率下实现双极型功率放大器的高效率E类运行确定了多种最优驱动条件。
具体而言，在本发明的一个典型实施例中，输入网络(无源阻抗变换器或有源驱动器电路)被设计为呈现从有源开关T1基极看到的在大约7欧姆到大约10欧姆范围内的实输入阻抗(其用图1中的R_S表示)。在另一典型实施例中，最优驱动条件包含这样的输入网络：该输入网络被设计为向有源开关T1的基极提供不对称驱动电流，其中，负的峰值基极电流超过正的峰值基极电流。在又一典型实施例中，最优驱动条件包含这样的输入网络：其被设计为向晶体管T1提供这样的不对称驱动基极电流而不使基极电压振荡超过大约400mVpp(毫伏峰峰值)。
在另一典型实施例中，典型源阻抗将随着增大的功率设计按比例改变(scale)。特别地，当功率放大器被扩大到较高功率输出时，开关晶体管T1大小将增大，且所需要的基极电流驱动将会增加。为了在不使基极电压振荡大于400mVpp的情况下提供较高的所需基极电流，最优源阻抗将被降低(也就是说，源阻抗将按照欧姆定律按比例改变)。以这种方式，最优源阻抗将随着E类功率放大器的功率输出按比例改变。
进行多种计算机仿真以证实如上所述的示例性最优驱动条件。例如，对于60GHz的频率，在图1的E类放大器电路上进行计算机仿真，其中，源阻抗R_S被设置到10欧姆和30欧姆，根据已知的理想化设计公式，C_S被确定为具有近似为50pF的值，且输出匹配部件L₁和C₁被调节为使晶体管T₁看到的输出阻抗Z_L为10欧姆。这些仿真的结果在图5A-5D以及6A-6B中示出。
图5A-5D示出了对于具有10欧姆与30欧姆的不同源阻抗(Z_S)的E类放大器作为源功率等级的函数的集电极效率以及变换器增益的仿真结果的示例性视图。具体而言，图5A示出了对于10和30欧姆的Z_S的源功率等级设置的、仿真得到的集电极效率与附加功率效率(PAE)。图5B示出了对于10和30欧姆的Z_S的输出功率等级的功率增益。图5C示出了对于10和30欧姆的Z_S的源功率等级设置的功率增益。图5D示出了对于10欧姆和30欧姆的Z_S的源功率等级设置的功率输出。图5D中的直线为外推得到的小信号增益，且仿真增益穿过些直线的地方表示折合输出的(output-referred)1dB压缩点。
总的来说，图5A-5D显示，对于30欧姆的较高源阻抗R_S，需要较高的输入功率等级以获得相同的功率变换器增益以及集电极效率。因此，当前面的驱动器级所消耗的功率被考虑在内时，10欧姆的较低源阻抗提供优越的PAE。事实上，在图5A-5D中，可以看到，当源阻抗为10欧姆时，峰值效率与功率增益发生在较低的源功率等级处。
图5A中画出的PAE仅仅基于来自源的功率(P_IN)，而不是驱动器电路中的功率消耗，因为驱动器电路没被仿真。在较低的输入功率下获得峰值效率以及功率增益是有利的，因为其将导致驱动器级中较低的功耗，并因此提供较好的总体PAE。
另外，图6A与6B示出了仿真得到的基极电压波形，该波形是分别对于30欧姆与10欧姆的源阻抗RS获得的。在图6A中，对于30欧姆的源阻抗，所获得的基极电压波形具有周期到周期(cycle-to-cycle)的幅值变化，其表示每个周期晶体管T1未被完全关断。如图6B所示，10欧姆的较低源阻抗RS导致具有恒定幅值变化的基极电压波形，其证实了本发明的示例性驱动条件，即低的源阻抗使得保证稳定开关特性的T1基极中的少数载流电荷完全放电成为可能。
图7为根据本发明典型实施例的E类放大器(100)的示意性电路图，其包含片上传输线输入与输出匹配网络。E类放大器(100)类似于图1中的，除了图1中串联输出电感器L1、RF阻流器(12)以及并联电容器C_S分别被由片上传输线TL_C_(101)、TL_OUT(102)、OS_OUT(103)组成的实际输出阻抗变换部件替代以外。传输线TL_C(101)被设计为在运行频率(例如60GHz)下具有高阻抗并代替RF阻流器(12)。传输线TL_OUT(102)为电气长度短的传输线，OS_OUT(103)为开路传输线。对于在感兴趣的频率(例如60GHz)下的E类运行，这种传输线组合将负载阻抗(例如RL＝50欧姆)变换为从T1的集电极看到的最优阻抗(例如ZL)。
另外，功率放大器(100)包含：片上传输线TL_B(104)，其作为基极RF阻流器(11)；片上传输线TL_IN(105)与OS_IN(106)，其进行输入阻抗匹配。50欧姆电阻器(107)表示具有50欧姆特征阻抗的典型片上微带传输线。
使用图7的示例性电路进行多种仿真，以便比较几种输入阻抗匹配技术。在一种技术中，输入传输线TL_IN(105)和开路短线OS_IN(106)的大小被设计为提供大约7欧姆到大约10欧姆的实源阻抗Z_S，如同从晶体管T1的基极向着功率源PIN看到的那样。
图8A-8D为图7中的电路的仿真结果的示例性视图，其中，输入匹配网络被设计为从基极向源看到低的实阻抗(在图7中示为Z_S)(大约7欧姆到大约10欧姆)。在+5dBm的输入功率的情况下，获得24％的峰值PAE和5.7dB的峰值功率增益。具体而言，图8A示出了对于等于7和10欧姆的Z_S的源功率等级设置的PAE。图8B示出了对于等于7和10欧姆的Z_S的源功率等级设置的集电极效率。图8C示出了对于等于7和10欧姆的Z_S的源功率等级设置的功率增益。图8D示出了对于等于7和10欧姆的Z_S的源功率等级设置的输出功率。图8D中的直线为外推得到的小信号增益，仿真增益穿过直线的地方为折合输出的1dB压缩点。
在另一阻抗匹配技术中，图7中的输入传输线TL_IN(105)和开路短线OS_IN(106)的大小被设置为提供源与晶体管T1的基极之间的共轭匹配(且因此提供最大功率传输)。这种阻抗匹配技术常常用于微波E类放大器实施方式以及其他的毫米波功率放大器类别。
图9A-9D为图7中的电路的仿真结果的示例性视图，其中，输入匹配网络被设计为提供功率源与开关器件(例如晶体管基极)之间的共轭匹配。在+7dBm的输入功率的情况下，获得14％的峰值PAE和2.7dB的峰值功率增益。具体而言，图9A示出了对于源功率等级设置的PAE，图9B示出了对于源功率等级设置的集电极效率，图9C示出了对于源功率等级设置的功率增益，图9D示出了对于源功率等级设置的输出功率。
通过比较图8A-8D与9A-9D中的仿真结果，可以看到，根据本发明的典型实施例，当输入匹配电路被设计为提供大约7欧姆到大约10欧姆的低的实阻抗时，与共轭匹配相比，获得改进的性能。这些仿真结果示范出，当双极型开关晶体管T1的基极被提供低的实阻抗的无源阻抗变换器网络驱动时，用例如图1和7的示例性功率放大器可获得效率更高的E类运行。换句话说，根据本发明的典型实施例，对于E类放大器电路的输入网络(其用输入传输线和开路短线实现)优选为被设计为提供从基极向源看到的低的实阻抗，其与传统方法形成对比，在传统方法中，输入网络被设计为提供最优功率传输。在本发明一典型实施例中，输入网络作为从50欧姆(107)到大约7至大约10欧姆的阻抗变换器。
图10A-10C和11A-11B示出了在输入匹配电路被设计为提供7-10欧姆的低的实阻抗的情况下在60GHz下对于图7的示例性E类放大器电路(100)获得的其他仿真结果。具体而言，图10A、10B、10C分别示出了对于图7的示例性E类功率放大器电路的集电极电流、集电极电压以及负载电压的波形。图10A与10B示出了对于集电极电压与电流的所想要的非重叠特性。由于高的运行频率(60GHz)，V_sat没有下降到低于大约500mV，同时，仍然保持足够快的关断时间。
另外，图11A与11B分别示出了对于图7的示例性E类功率放大器电路(100)的开关晶体管T1基极电压与基极电流的波形。注意，对于示例性最优驱动条件的基极电流实际上不对称，负电流峰值在4.3mA，正电流峰值在3.9mA。这种不对称性是由于必须从基极移除过多的少数载流电荷以便关断晶体管T1引起的。基极电压振荡被显示为大约340mVpp。
在本发明的其他典型实施例中，到E类功率放大器的输入网络可使用有源驱动器或前置放大器实现以提供例如10dB的增大的功率增益。图12为传统放大器(200)的示意性电路图，其实现了用于驱动E类功率放大器(202)的有源驱动器级(201)。传统驱动器电路(201)包含共射极级(S1)，随后为双射极跟随器(S2)，其典型用于在高达100GHz下运行的高速数字电路。由于其低的输出阻抗，图12的电路(201)在开始时被看作前置放大器的好的备选物。为图12的示例性电路进行计算机仿真。
仿真结果显示传统驱动器(200)电路的使用没有得到所想要的结果。具体而言，仿真结果示范出所得到的好的电压增益(>10dB)。然而，从仿真中确定，在向功率双极型晶体管T1基极推电流或从功率双极型晶体管T1基极拉电流时大信号输出阻抗中的不同导致效率的降低并获得不稳定的性能。问题来源于：驱动器输出阻抗在向基极推电流时较低，但是，驱动器输出阻抗在从基极拉电流时较高，这与例如图11A与11B所示产生优选的不对称基极电流波形所需要的条件恰恰相反。从这些结果中可因此确定，具有电流源或电阻器下拉(pull-down)的射极跟随器驱动器级对于作为毫米波频率E类驱动器级的实施方式是次优的。
图13为一示意性电路图，其示出了根据本发明典型实施例的两级功率放大器电路(300)。通常，典型的两级功率放大器电路(300)包含被耦合到E类功率放大器电路(302)的前置放大器电路(301)。通常，前置放大器(301)包含：共射极驱动器框架，其包含共射极晶体管T2；负载传输线TL_CP(303)；基极偏置阻流器(304)和电阻器Rb；输入传输线TL_IN(305)以及开路短线OS_IN(306)，它们经由50欧姆传输线(307)连接到功率源PIN。
对于上面讨论的E类功率放大器，根据示例性最优驱动条件，设计示例性前置放大器电路(301)。用于共射极级的负载传输线(303)不被选择为获得用于最优功率传输的级间匹配，也不被选择为与功率放大器的输入电容(表示为Cin)形成高阻抗谐振电路(后一种选择导致相对较高的电压增益)。据发现，像使用具有电流源或电阻器下拉的射极跟随器一样，这两种方法得到E类运算放大器的效率不高的运行(有时甚至是不稳定的)。
根据本发明的典型实施例，E类功率放大器(302)通过不对称电流振荡(如图11所示)驱动而不使电压振荡大于400mVpp。这可通过具有小的输出阻抗和足够的电流容量的驱动器获得。共射极放大器可用具有并联输出阻抗的跨导(transconductance)表示，并具有带有串联输出阻抗的电压放大器的戴维南等效电路。在这种实施方式中，负载TL_CP(303)的大小被设计为使得Z_S尽量接近低的实阻抗。例如，在一个典型实施例中，所获得的Z_S对应于10欧姆加串联电感性元件。由于T2集电极上的寄生电容，如果TL_CP(303)的大小被设计为获得具有较低电感性元件的Z_S，获得较高的电阻性元件。将要注意的是，前置放大器的输出阻抗动态改变，故s参数分析给出的输出阻抗最好被视为一种近似。
电阻器Rb被连接到晶体管T1与T2的基极节点，以便提供偏置网络中的电阻性损耗，否则，其可能在较低频率(大约10GHz)下显示出谐振。以这种方式，获得无条件的稳定性(通过s参数特征化)。
为图13的示例性两级功率放大器电路(300)进行计算机仿真。图14A与14B示出了对于图13中的开关晶体管T1的仿真基极电压与基极电流波形。注意，开关晶体管T1基极电流波形(图14B)与在具有用于图7的示例性电路的无源阻抗变换的设计中获得的基极电流波形仿真结果(图11B)相同。与当使用无源阻抗变换器网络(图7)时获得的较小输出阻抗相比，当由于增大的输出阻抗，在实现有源驱动器(前置放大器)时，获得较大的电压振荡，但电压振荡还是小于400mVpp，其为所想要的最优条件。
图15A-15D为对于图13中的示例性两级放大器的仿真结果的示例性视图。具体而言，图15A示出了对于源功率等级设置的PAE，图15B示出了对于源功率等级设置的集电极效率，图15C示出了对于源功率等级设置的功率增益，图15D示出了对于源功率等级设置的输出功率。
如图15A-15D的示例性视图所示，典型设计对于+2dBm的输入功率获得了16％的PAE，并在10dB功率增益和60GHZ下的PAE>15％的情况下获得了+10dBm的输出功率。
对于无源与有源(前置放大器)电路(分别为图7与13)的仿真结果显示，在类似的电流与电压瞬态波形下获得最大的效率(分别从图11A-11B以及图14A-14B收集)。
在本发明的另一典型实施例中，示例性的两级放大器电路(300)可对于差动运行和较高的功率输出扩展。图16为根据本发明典型实施例的平衡差动开关型功率放大器电路的示意性电路图。具体而言，图16示意性地示出了这样的差动放大器电路(400)：其包含第一驱动器电路(301)和E类功率放大器电路(302)(具有图13所示的结构)以及第二驱动器电路(301A)以及E类功率放大器电路(302A)(如图16所示，它们是相应的驱动器电路(301)与E类放大器电路(302)相对于接地线G的镜像)。换句话说，图13中的示例性电路被复制并由差动源(在这种情况下为100Ω差动)驱动，并向差动负载供给电力。到差动输入源和差动负载的接地连接可视情况省略。示例性设计提供多3dB的输出功率，但运行在其他方面与图13中的电路基本相同。
图17为根据本发明又一典型实施例的平衡差动功率放大器(500)的示意性电路图。差动放大器电路(500)类似于图16中的示例性差动功率放大器电路(400)，除了驱动器电路包含图腾柱(totem pole)驱动器级以向双极型开关晶体管提供驱动电流、使得较高的功率输出成为可能以外。
具体而言，如图17所示，驱动器电路(301)和(301A)的负载传输线TL_CP用双极型晶体管T3代替，它们与相应的晶体管T2异相驱动，提供有源上拉和下拉。晶体管T3被电路(501)和(501A)驱动，它们提供对于Q3的偏置、视情况可选的DC电平偏移以及视情况可选的阻抗匹配。各晶体管对T2与T3可在不同的DC静态电流下通过使用视情况可选的偏置RF阻流器或恒定的电流源(图17中未示出)被偏置。因此，供给开关晶体管T1基极的上拉和下拉电流与阻抗可被独立设置。另外，通过T2与T3的信号通道中的增益可通过在用于T2(OS_IN和TL_IN)以及T3(SUBCKT1)的阻抗匹配电路中所做的调整来独立地设置。
相应地，图17中的示例性电路可被设计为使用最优驱动条件驱动晶体管T1的基极，例如，如图11与15所示对于晶体管T1的不对称基极电流，不超过400mVpp的晶体管T1基极电压振荡以及得到最优基极电压振荡的从晶体管T1基极看到的低的源阻抗Z_S。
其他的典型设计包括到图17的电路的扩展，本领域技术人员可容易地想到这些设计。例如，图腾柱驱动器晶体管T2与T3之前可以有其他的差动电路(例如变换器或晶体管的差动放大器对)，该电路向T2与T3提供适当的驱动信号而不改变基本功能。
尽管这里参照附图介绍了典型实施例，将会明了，本发明不限于这些典型实施例，在不脱离本发明的精神或范围的情况下，本领域技术人员可想到多种其他的改变和修改。所有这些改变和修改包含在如所附权利要求所限定的本发明的范围内。