阵列基板及其制造方法和宽视角液晶显示器 【技术领域】
本发明涉及液晶显示技术， 尤其涉及一种阵列基板及其制造方法和宽视角液晶显示器。 背景技术 液晶显示器的市场迅速成长， 应用领域不断扩展， 特别是大尺寸液晶电视的应用， 要求液晶显示器具有宽阔的视角范围。 液晶显示器的主要部件液晶面板包括对盒设置的阵 列基板和彩膜基板， 其间设置液晶层。 液晶分子在电压作用下发生偏转， 通过控制电压大小 即可控制液晶分子的偏转程度， 从而实现调整透过率， 即调整显示灰度的目的。
由于液晶分子的光学各向异性， 液晶显示器存在屏幕视角过窄的缺陷， 为此现 有技术提出了多种显示模式以克服视角过窄缺陷。常见的几种显示模式包括 90° 扭曲 向列型液晶加补偿膜 (Twisted Nematic+film ； 以下简称 ： TN+film) 模式、 多畴垂直排 列 (Multi-domain Vertical Alignment ； 以下简称 ： MVA) 模式、 像素电极图形化垂直排
列 (Patterned Vertical Alignment ； 以下简称 ： PVA) 模 式、 平 面 驱 动 模 式 (In-Plane Switching ； 以下简称 ： IPS) 模式以及利用边缘场的平面驱动 (Fringe Field Switching ； 以下简称 ： FFS) 模式等。
虽然上述显示模式先后被提出并逐渐实现产业化， 但实际使用表明， 上述显示模 式仍存在相应缺陷。TN+film 模式对视角的改善十分有限， 视角改善限制在水平 140°、 垂 直 100°的范围内， 一般只应用于笔记本电脑和台式机监视器， 不适于大尺寸液晶电视的 应用 ； MVA 模式需要在彩膜基板的彩色滤光片一侧制造复杂的凸起结构， 增加了制造成本 ； PVA 模式需要将像素电极制作成复杂的狭缝结构， 影响了光利用效率 ； 而 IPS 模式要求工艺 控制精度高， 制造工艺难度大。FFS 模式也因其结构特点存在着一定的缺陷。
图 1 为现有技术中一种 FFS 模式液晶显示器阵列基板的局部俯视结构示意图， 图 2 为图 1 中的 A-A 向剖视结构示意图。如图 1 和图 2 所示， FFS 模式的阵列基板包括 ： 衬底 基板 1、 栅电极 4、 栅线 2、 公共电极线 20、 公共电极 5、 栅绝缘层 6、 半导体层 7、 掺杂半导体层 8、 源电极 9、 漏电极 10、 数据线 3、 钝化层 11 和像素电极 13， 像素电极 13 通过钝化层 11 上 的钝化层过孔 12 与漏电极 10 连接。其中， 栅电极 4、 半导体层 7、 掺杂半导体层 8、 源电极 9 和漏电极 10 可以统称为薄膜晶体管 (Thin Film Transistor ； 以下简称 ： TFT) 开关， 由栅绝 缘层 6 隔离绝缘， 源电极 9 和漏电极 10 之间形成 TFT 沟道。FFS 模式阵列基板的特点在于 每块像素电极 13 的图案上均具有多条缝隙， 公共电极 5 的图案对应形成在像素电极 13 的 下方， 且通常占据像素区域中间的整块区域， 具有较大面积， 各块公共电极 5 通过公共电极 线 20 相连。
在 FFS 模式液晶显示器工作时， 可以在像素电极与公共电极之间形成水平电场。 因为像素电极与公共电极之间较大的重叠区域， 所以其间形成的存储电容过大， 这种固有 的电场形成方式， 导致该液晶显示器易于出现残像现象。现有技术往往采用提高钝化层厚 度的手段来减小存储电容以减少不利影响。 但钝化层厚度的增加要求增加等离子增强化学气相沉积 (Plasma Enhanced Chemical Vapour Deposition ； 以下简称 ： PECVD) 设备和干法 刻蚀设备的数量， 以保证生产线的工艺匹配， 因此导致设备投资大幅增加。 发明内容
本发明的目的是提供一种阵列基板及其制造方法和宽视角液晶显示器， 以改善宽 视角液晶显示器的显示特性。
为实现上述目的， 本发明提供了一种阵列基板， 包括衬底基板 ； 所述衬底基板上形 成横纵交叉的数据线和栅线， 所述数据线和栅线限定出矩阵形式排列的多个像素区域 ； 每 个像素区域中包括公共电极线、 公共电极、 薄膜晶体管开关、 钝化层和像素电极， 且各所述 像素区域中覆盖有公共电极， 且各块公共电极通过所述公共电极线连通， 所述像素电极的 图案上具有多条缝隙， 所述像素电极通过钝化层上的钝化层过孔与薄膜晶体管开关连接， 其中， 还包括 ：
有机透明绝缘层， 形成在所述钝化层与所述像素电极之间。
为实现上述目的， 本发明还提供了一种阵列基板的制造方法， 包括 ：
在衬底基板上采用构图工艺分别形成公共电极、 公共电极线和薄膜晶体管开关的 图案 ；
在上述衬底基板上沉积钝化层 ；
在所述钝化层上形成有机透明绝缘层， 并采用构图工艺在所述有机透明绝缘层上 形成有机层过孔， 在所述钝化层上形成钝化层过孔 ；
在所述有机透明绝缘层上沉积透明导电膜层， 并采用构图工艺刻蚀形成像素电极 的图案， 所述像素电极的图案上具有多条缝隙， 且所述像素电极通过所述有机层过孔和所 述钝化层上的钝化层过孔与所述薄膜晶体管开关连接。
为实现上述目的， 本发明还提供了一种包括本发明阵列基板的宽视角液晶显示 器， 其中 ： 还包括彩膜基板， 所述彩膜基板与所述阵列基板对盒设置， 其间填充有液晶层形 成液晶面板 ； 所述液晶面板嵌设固定在框架之中。
由以上技术方案可知， 本发明采用在像素电极和钝化层之间增添有机透明绝缘层 的技术手段， 增加了像素电极和公共电极之间的膜层厚度， 能有效减小存储电容， 可以减少 图像残留现象的发生。由于无须增加制备较厚钝化层所需的 PECVD 设备和干法腐蚀设备， 所以设备投资小， 可以保持产品成本不变甚至降低成本。 附图说明
图 1 为现有技术中一种 FFS 模式液晶显示器阵列基板的局部俯视结构示意图 ； 图 2 为图 1 中的 A-A 向剖视结构示意图 ； 图 3 为本发明第一实施例所提供的阵列基板的剖视结构示意图 ； 图 4 为本发明第二实施例所提供的阵列基板的制造方法流程图 ； 图 5 为本发明第三实施例所提供的阵列基板的制造方法流程图 ； 图 6 为本发明第三实施例所提供的阵列基板的局部俯视结构示意图一 ； 图 7 为图 6 中的 B-B 向剖视结构示意图一 ； 图 8 为本发明第三实施例所提供的阵列基板的局部俯视结构示意图二 ；图 9 为图 8 中的 C-C 向剖视结构示意图二 ； 图 10 为本发明第三实施例所提供的阵列基板的局部俯视结构示意图三 ； 图 11 为图 10 中的 D-D 向剖视结构示意图三 ； 图 12 为本发明第三实施例所提供的阵列基板的剖视结构示意图四 ； 图 13 为本发明第三实施例所提供的阵列基板的剖视结构示意图五 ； 图 14 为本发明第四实施例所提供的阵列基板的制造方法流程图 ； 图 15 为本发明第五实施例所提供的阵列基板的制造方法流程图。具体实施方式
下面通过具体实施例并结合附图对本发明做进一步的详细描述。
第一实施例
图 3 为本发明第一实施例所提供的阵列基板的剖视结构示意图， 其局部俯视结构 示意图可参见图 1 所示 ( 本文俯视图中未示出栅绝缘层、 钝化层和有机透明绝缘层 )。 该阵 列基板具体为 FFS 模式液晶显示器中的阵列基板， 如图 3 所示， 其具体结构包括 ： 一衬底基 板 1， 通常采用玻璃制成 ； 该衬底基板 1 上形成横纵交叉的多条数据线 3 和栅线 2， 数据线 3 和栅线 2 限定出矩阵形式排列的多个像素区域 ； 每个像素区域中包括公共电极线 20、 公共 电极 5、 TFT 开关、 钝化层 11 和像素电极 13， 且每个像素区域中均覆盖有整块的公共电极 5， 与像素电极 13 对应， 各块公共电极 5 通过公共电极线 20 相连通。公共电极线 20 可以采用 金属材料制成， 与栅线 2 平行， 可以从公共电极 5 的边缘穿过以连通各块公共电极 5。像素 电极 13 的图案上具有多条缝隙， 像素电极 13 通过钝化层 11 上的钝化层过孔 12 与 TFT 开 关连接 ； 还包括一有机透明绝缘层 14， 形成在钝化层 11 与像素电极 13 之间。 具体的， TFT 开关可以包括栅电极 4、 半导体层 7、 掺杂半导体层 8、 源电极 9 和漏电 极 10， 像素电极 13 通过钝化层过孔 12 连接到漏电极 10 上。
有机透明绝缘层 14 上可以形成有有机层过孔 15， 有机层过孔 15 与钝化层过孔 12 完全重叠， 也可以是部分重叠， 使像素电极 13 可以穿过有机层过孔 15 和钝化层过孔 12 连 接到漏电极 10 上。
或者， 有机透明绝缘层的图案也可以对应像素电极的图案形成， 且露出钝化层过 孔的位置。
在本实施例中， 在像素电极和钝化层之间增添了有机透明绝缘层， 相当于增加了 像素电极和公共电极之间的膜层厚度， 即增大了距离。 根据电容的形成原理， 两者之间的距 离增大， 则相应形成的电容减小， 因此可以有效降低像素电极和公共电极间存储电容的值， 因此可以降低对 TFT 开态电流的要求， 进而可以设计较小的 TFT， 从而提高开口率。上述技 术方案还可以减少图像残留现象的发生。FFS 模式液晶显示器在具有周围多个方向的宽视 角特性的同时， 还可以克服残像和高存储电容的问题， 改善了显示特性。
较佳的是形成 0.5-2 微米 (μm) 厚度的有机透明绝缘层， 则钝化层的厚度可以相 应减小， 较佳的是形成 0.05-0.2 微米厚度的钝化层。增加了有机透明绝缘层， 可以不必制 备较厚的钝化层， 也就可以减少价格昂贵的 PECVD 设备和干法腐蚀设备的使用， 从而达到 减少设备投资， 保持成本不变甚至降低的目的。
在本实施例中， 有机透明绝缘层较佳的是采用有机感光材料制成， 则有机透明绝
缘层可以代替用于刻蚀钝化层过孔的光刻胶来使用， 在刻蚀钝化层过孔之后， 光刻胶本应 灰化去除， 但是制造本发明阵列基板时可以保留有机感光材料作为有机透明绝缘层， 一方 面达到减小存储电容的效果， 另一方面也简化了灰化去除的工序， 提高了生产效率， 能够进 一步降低成本。
本发明还提供了一种阵列基板的制造方法， 可以用于制造 FFS 模式液晶显示器中 的阵列基板， 也适用于制造本发明的阵列基板， 该方法包括如下步骤 ：
在衬底基板上采用构图工艺分别形成公共电极、 公共电极线和薄膜晶体管开关的 图案 ；
在上述衬底基板上沉积钝化层 ；
在钝化层上形成有机透明绝缘层， 并采用构图工艺在有机透明绝缘层上形成有机 层过孔， 在钝化层上形成钝化层过孔 ；
在有机透明绝缘层上沉积透明导电膜层， 并采用构图工艺刻蚀形成像素电极的图 案， 像素电极的图案上具有多条缝隙， 且像素电极通过有机层过孔和钝化层上的钝化层过 孔与薄膜晶体管开关连接。
上述构图工艺通常包括涂覆光刻胶、 曝光显影、 刻蚀、 灰化去除光刻胶的操作。上 述具体流程按照构图工艺的顺序和数量可以有多种实现方式， 下面通过具体实施例详细介 绍。 第二实施例
图 4 为本发明第二实施例所提供的阵列基板的制造方法流程图， 该方法具体包括 如下步骤 ：
步骤 100、 在衬底基板上采用构图工艺分别形成公共电极、 公共电极线和薄膜晶体 管开关的图案 ；
步骤 200、 在上述衬底基板上可以采用 PECVD 法沉积钝化层 ；
步骤 300、 在钝化层上形成有机透明绝缘层， 并采用构图工艺在有机透明绝缘层上 刻蚀形成有机层过孔， 同时在钝化层上刻蚀形成钝化层过孔， 该有机层过孔与钝化层过孔 完全重叠 ；
步骤 400、 在有机透明绝缘层上沉积透明导电膜层， 并采用构图工艺刻蚀形成像素 电极的图案， 像素电极的图案上具有多条缝隙， 且像素电极通过有机层过孔和钝化层上的 钝化层过孔与薄膜晶体管开关连接。
采用本实施例的技术方案， 在钝化层上增加有机透明绝缘层， 可以增加像素电极 与公共电极之间的膜层厚度， 减小存储电容， 减少残像现象发生， 增加了有机透明绝缘层可 以不必制备较厚的钝化层， 因此可以减少 PECVD 和干法腐蚀等设备投资。
第三实施例
图 5 为本发明第三实施例所提供的阵列基板的制造方法流程图， 该方法具体包括 如下步骤 ：
步骤 100、 在衬底基板 1 上采用构图工艺分别形成公共电极 5、 公共电极线 20 和薄 膜晶体管开关的图案 ；
步骤 100 的一种具体实现方式为 ：
步骤 101a、 在衬底基板 1 上沉积透明导电膜层， 并采用构图工艺刻蚀形成公共电
极 5 的图案， 如图 6 和图 7 所示 ；
步骤 102a、 在上述衬底基板 1 上沉积栅金属层， 并采用构图工艺刻蚀形成公共电 极线 20、 栅线 2 和栅电极 4 的图案， 如图 8 和图 9 所示 ；
步骤 103a、 在上述衬底基板 1 上沉积栅绝缘层 6 ；
步骤 104a、 在栅绝缘层 6 上沉积半导体膜层、 掺杂半导体膜层和源漏金属层， 并采 用构图工艺刻蚀形成半导体层 7、 掺杂半导体层 8、 数据线 3、 源电极 9 和漏电极 10 的图案， 如图 10 和图 11 所示， 具体可以采用半曝光方法来形成 TFT 沟道 ；
步骤 200、 在上述衬底基板 1 上沉积钝化层 11 ；
步骤 300、 在钝化层 11 上形成有机透明绝缘层 14， 并采用构图工艺在有机透明绝 缘层 14 上刻蚀形成有机层过孔 15 ；
上述步骤 300 的一种具体实现形式为 ：
步骤 301、 在钝化层 11 上涂覆有机感光材料作为有机透明绝缘层 14 ；
步骤 302、 采用掩模板对有机透明绝缘层 14 进行曝光显影操作， 形成完全去除区 域 16 和完全保留区域 17， 完全去除区域 16 对应待形成的钝化层过孔的位置， 如图 12 所示 ；
步骤 303、 对钝化层 11 进行刻蚀操作， 刻蚀形成钝化层过孔 12， 有机透明绝缘层 14 上的完全去除区域 16 作为有机层过孔 15 ； 步骤 400、 在有机透明绝缘层 14 上沉积透明导电膜层， 并采用构图工艺刻蚀形成 像素电极 13 的图案， 像素电极 13 的图案上具有多条缝隙， 且像素电极 13 通过有机层过孔 15 和钝化层 11 上的钝化层过孔 12 与薄膜晶体管开关连接， 具体与漏电极 10 相连， 如图 13 所示。
在本实施例中， 采用有机感光材料的有机透明绝缘层作为光刻胶， 一方面完成了 光刻胶本身的作用， 即刻蚀钝化层过孔， 另一方面增加了有机透明绝缘层， 加大了像素电极 和公共电极之间的膜层厚度， 能够减小存储电容， 减少残像现象。 同时， 在工艺方面， 减少了 将作为光刻胶的有机透明绝缘层灰化去除的步骤， 因此可以简化工艺， 降低成本。
在上述实施例的基础上， 钝化层的厚度较佳的是为 0.05 ～ 0.2 微米， 有机透明绝 缘层的厚度较佳的是 0.5 ～ 2 微米， 为使有机透明绝缘层的厚度达到优选值， 也可以在有机 透明绝缘层上沉积透明导电膜层之前执行下述操作 ： 干法灰化去除设定厚度的有机透明绝 缘层， 进一步减薄有机透明绝缘层的厚度达到优选范围内， 获得合适的存储电容值。
第四实施例
图 14 为本发明第四实施例所提供的阵列基板的制造方法流程图， 该方法与上述 实施例的区别在于， 步骤 100 具体包括如下步骤 ：
步骤 101b、 在衬底基板上沉积栅金属层， 并采用构图工艺刻蚀形成公共电极线、 栅 线和栅电极的图案 ；
步骤 102b、 在上述衬底基板上沉积透明导电膜层， 并采用构图工艺刻蚀形成公共 电极的图案 ；
步骤 103b、 在上述衬底基板上沉积栅绝缘层 ；
步骤 104b、 在栅绝缘层上沉积半导体膜层、 掺杂半导体膜层和源漏金属层， 并采用 构图工艺刻蚀形成半导体层、 掺杂半导体层、 数据线、 源电极和漏电极的图案。
本实施例具体采用了先制备公共电极线、 栅线和栅电极的图案， 再制备公共电极
图案的工艺， 后续仍形成有机透明绝缘层来降低存储电容， 简化工艺流程。
第五实施例
图 15 为本发明第五实施例所提供的阵列基板的制造方法流程图， 该方法与上述 实施例的区别在于， 步骤 100 具体包括如下步骤 ：
步骤 101c、 在衬底基板上沉积透明导电膜层， 再沉积栅金属层 ；
步骤 102c、 在栅金属层上涂覆光刻胶 ；
步骤 103c、 采用灰色调掩模板或半色调掩模板对光刻胶进行曝光显影， 形成完全 去除区域、 半保留区域和完全保留区域， 半保留区域对应公共电极的图案， 完全保留区域对 应公共电极线、 栅电极和栅线的图案， 完全去除区域的光刻胶被完全去除， 半保留区域的光 刻胶保留部分厚度， 完全保留区域的光刻胶完全保留 ；
步骤 104c、 进行第一次刻蚀， 刻蚀掉完全去除区域的栅金属层和透明导电膜层， 形 成公共电极线、 栅电极和栅线的图案 ；
步骤 105c、 灰化去除半保留区域的光刻胶， 完全保留区域的光刻胶去除掉部分厚 度；
步骤 106c、 进行第二次刻蚀， 刻蚀掉半保留区域的栅金属层， 形成公共电极的图 案；
步骤 107c、 去除剩余的光刻胶 ；
步骤 108c、 在上述衬底基板上沉积栅绝缘层 ；
步骤 109c、 在栅绝缘层上沉积半导体膜层、 掺杂半导体膜层和源漏金属层， 并采用 构图工艺刻蚀形成半导体层、 掺杂半导体层、 数据线、 源电极和漏电极的图案。
本实施例具体采用了半曝光法进行一次曝光显影两次刻蚀来形成栅线、 栅电极、 公共电极线和公共电极的图案， 进一步简化了工序， 后续仍形成有机透明绝缘层来降低存 储电容， 改善显示特性。
本发明阵列基板的制造方法可以用于制造本发明的阵列基板， 进一步可以采用有 机感光材料代替刻蚀钝化层过孔的光刻胶， 既增加了像素电极和公共电极之间的膜层厚 度， 又省略了一次灰化去除光刻胶的工序， 减少了设备和工序成本， 提高了生产效率， 并且 能够减小存储电容， 减少残像现象发生， 改善 FFS 模式液晶显示器的显示特性。
本发明实施例还提供了一种包括本发明任一实施例阵列基板的宽视角液晶显示 器， 还包括彩膜基板， 彩膜基板与阵列基板对盒设置， 其间填充有液晶层形成液晶面板 ； 液 晶面板嵌设固定在框架之中。在框架之中还可以设置其他液晶显示器所需配件， 例如背光 模组、 控制电路等。
本发明的宽视角液晶显示器具有周围多个方向的宽视角， 且存储电容小， 克服了 残像问题， 适用于帧反转、 行反转、 列反转、 点反转等各种驱动模式的液晶显示器， 具有广泛 的应用前景。由于该显示器的工序简化、 设备投资小， 所以生产效率提高， 成本降低。
最后应说明的是 ： 以上实施例仅用以说明本发明的技术方案， 而非对其限制 ； 尽 管参照前述实施例对本发明进行了详细的说明， 本领域的普通技术人员应当理解 ： 其依然 可以对前述各实施例所记载的技术方案进行修改， 或者对其中部分技术特征进行等同替 换； 而这些修改或者替换， 并不使相应技术方案的本质脱离本发明各实施例技术方案的精 神和范围。