用于可变布局收缩的系统方法 本申请要求于2009年1月30日提交的名为“Systematic Method forVariable Layout Shrink”的美国临时申请第61/148,822号的优先权，其全部内容结合于此作为参考。
【技术领域】
本发明总的来说涉及集成电路，更具体地，涉及用于收缩(shrink)集成电路的布局的方法。
背景技术
为了结合更多功能以及实现更好的性能和更少的成本，形成具有越来越小尺寸的集成电路。为了实现更小的尺寸，可以根据减小规模的设计规则来重新设计电路。从而，不仅可以确保能够制造具有更小规模的设计，而且还可以确保具有更小规模的电路能够满足设计规格。
然而，重新设计更小尺寸的电路成本很高。由于传统电路已经被设计成具有更大尺寸(规模)，所以已经研究除了费用低廉的方法来收缩传统电路的布局，其中，用于制造集成电路的所有掩膜被收缩相同百分比。相对容易验证是否可以制造收缩电路，例如，如果制造更小规模的集成电路，集成电路中的两个相邻部件是否将被缩短。然而，收缩后的电路是否能够满足设计规格(例如，定时要求、驱动电流要求等)还存在疑问。
通常，为了收缩电路，目标收缩百分比被预先确定，然后确定收缩的可行性。可行性包括：是否可以制造收缩电路以及收缩电路是否可以满足设计规格。如果确定收缩电路不能满足设计规格，则制造者必须将电路返回给客户进行重新设计，如前所述，这将导致增加设计成本。从而，需要一种用于克服现有技术中的上述缺陷的方法。
【发明内容】
根据本发明的一个方面，一种用于集成电路设计的方法包括：提供集成电路的布局；确定集成电路的关键参数；确定关键参数的目标值；使用第一收缩百分比执行布局的第一收缩，以生成收缩布局。通过从收缩布局生成关键参数的值来估计收缩布局。找到不满足目标值中的相应目标值的一部分值。提供用于调整收缩布局的制造处理的指南，使得关键参数的一部分满足目标值中的相应目标值。
根据本发明的另一方面，一种用于集成电路设计的方法包括：提供集成电路的布局；确定集成电路的关键参数；确定关键参数的设计规格；使用收缩百分比执行布局的收缩，以生成收缩布局；通过从收缩布局生成关键参数的值来估计收缩布局；以及确定集成电路的最大收缩百分比。
根据本发明的又一方面，一种用于集成电路设计的方法包括：提供集成电路的布局；确定集成电路的关键参数；确定关键参数的设计规格；以及确定相互不同的多个候选收缩百分比。对于多个候选收缩百分比中的每一个，执行多个步骤，其中，这些步骤包括：使用多个候选收缩百分比中的每一个执行布局的收缩，以生成收缩布局；通过从收缩布局生成关键参数的值，来估计收缩布局；找到不满足设计规格中的相应设计规格的一部分关键参数；以及确定用于调整收缩布局的制造处理的指南，其中，指南选自基本包括全局调整和局部调整的组。
本发明的有益特征包括降低的设计成本。此外，可以在不影响集成电路的性能地情况下，实现精确调整的最大收缩百分比。
【附图说明】
为了更好地理解本发明及其优点，现在结合附图进行以下描述作为参考，其中：
图1示出了实施例的流程图。
【具体实施方式】
现在将详细描述实施例的制造和使用。然而，应该想到，本发明提供了可以在多种特定上下文中具体化的多种可应用发明思想。所述的特定实施例仅表示制造和使用本发明的特定方法，但是不限制本发明的范围。
图1示出了实施例的典型流程图。在设计处理中，对于特定集成电路制造技术(例如，45nm技术)，提供了一组设计规则(框10)。然后，根据设计规则来设计集成电路(框12)，其中，相应的集成电路设计包括集成电路的布局(以下被称为原始布局)。然后，可以制造集成电路(框14)。
如果需要使用具有比设计集成电路的原始技术更小规模的技术来制造集成电路，则可以执行收缩处理以收缩集成电路的布局。从而，本发明的实施例不仅提供在执行收缩之后确定收缩布局是否能够满足设计规格(目标值)的处理，而且还可以提供关于如何实现设计规格的制造指南，这将在随后的段落中详细描述。
在本发明的实施例中，确定候选收缩百分比的列表。例如，候选收缩百分比可包括百分之三、百分之五、百分之八、百分之十和百分之十二。从而，与其他单一收缩百分比相比，实施例的收缩百分比被称为可变收缩百分比。可基于可用集成电路制造技术、原始设计的集成电路的规模以及过去制造设计和制造处理中的经验来确定候选收缩百分比。然后，确定集成电路的关键参数列表(图1中的框16)。关键参数列表包括可用于估计原始布局和收缩布局的功能和性能的多个关键参数。如以下段落详细描述的，如果关键参数的值满足收缩布局的仿真中的设计规格(或目标值)，则可以合理地推出，使用相应收缩布局制造的集成电路也满足设计规格。然而，如果仿真显示在收缩之后，关键参数列表中存在至少一个值不能满足设计规格，则不能使用相应的收缩百分比来收缩原始布局，除非在制造处理中进行进一步调整。在示例性实施例中，关键参数列表包括路径定时、器件导通电流、器件截止电流、电源供应和可靠性、电压增益、Vcc_min(用于存储器件的最小电源电压，以可靠地执行读和写操作)等，但是在关键参数列表中还可以包括表示集成电路的行为的其他参数。
在一个实施例中，对于每个候选收缩百分比，对原始布局执行收缩以生成收缩布局。然后，对每个收缩布局执行分析(图1中的框18)。例如，首先估计利用百分之三收缩百分比生成的收缩布局。在分析中，可以执行仿真以确定收缩布局的关键参数的值。如果关键参数列表中的所有值均满足设计规格，则可以将原始布局收缩百分之三，而不需要重新设计或者在制造处理中进行调整。
然而，如果关键参数列表中的一些值不能满足设计规格，则可以执行收缩布局的制造处理，以调节不满足设计规格的那些值。由于仿真已经显示哪些关键参数不满足设计规格，因此可以执行集成电路制造处理的一个或多个建议的全局处理调整(图1中的框20)，这可以基于过去的经验。在整个说明书中，术语“全局”是指与芯片或晶片上的大多数部件相关的处理或参数。例如，金属层的厚度或电介质层的材料可能影响芯片或晶片上的大多数器件，因此是全局的。从而，金属层厚度的调整是全局(处理)调整。示例性全局调整包括金属层的厚度、金属层的材料、电介质层的厚度、电介质层的材料等的调整。在示例性实施例中，为了减少路径定时，可以增加金属层的厚度，以减少金属层中的金属线的表面电阻。通过全局调整或随后描述的局部调整，相应收缩布局应该满足设计规格。否则，不执行相应收缩。
在确定关键参数的值的仿真中，需要确定仿真电路的平均值和范围。例如，仿真结果可能显示，参数具有平均值1。然而，由于处理变化，参数可具有最差值0.5(在第一工艺拐点(process corner))以及最好值1.5(在第二工艺拐点)。在一个实施例中，不仅平均值需要满足设计规格，而且最差值也需要满足设计规格。从而，需要加强工艺拐点，使得减小范围(最差值和最好值之间的差)。还可以通过全局处理调整来执行工艺拐点的加强和移位。
可使用多种方法来执行全局处理调整。例如，如在前面段落中描述的，可通过改变金属层和/或电介质层的厚度和材料来执行全局调整。此外，可通过放大或缩小诸如通孔的布线部件来执行全局调整。还可通过执行逻辑操作(例如，通过改变用于通过其他部件的尺寸来确定一些部件的尺寸的逻辑操作)来执行全局调整。
还可以通过局部处理调整来调节关键参数的值(图1中的框22)。在整个说明书中，术语“局部”用于指仅与晶片的局部区域相关的处理或参数。在示例性实施例中，局部处理调整包括调节局部器件和布线，包括但不限于调节MOS晶体管的栅极长度、调节MOS晶体管的栅极宽度、调节扩散区的尺寸、调节接触与栅极的间隔、调节扩散长度(LOD)、调节聚空间效应(poly-space effect)(PSE)、调节OD空间效应(OSE)等。
局部处理调整还可以包括：调整金属或非金属互连中的线宽度(或长度)、调整金属氧化物金属(MOM)电容器的线宽度(或长度)以控制电容值、用MOM电容器替换MOS电容器以控制电容值、用MOS晶体管替换MOM晶体管以控制电容值、调整非硅化物层的尺寸以控制阻抗值和/或调整硅化物层的尺寸以控制阻抗值。
可以认识到，分析可以表明存在多于一个不满足设计规格的关键参数，并且每个关键参数都可以要求不同全局调整和/或局部调整。这些调整要求可能相互冲突。例如，减小MOS晶体管的漏电流可能要求增加MOS晶体管的栅极长度，而增加驱动电流可能要求减小MOS晶体管的栅极长度。从而，需要进行权衡，以确保所有关键参数均满足设计规格。
在收缩之后可以进行仿真，希望芯片中的相应收缩布局中的大部分均满足设计规格(进行或不进行全局和/或局部调整)。然而，不管如何执行调整，仍然会存在很小一部分收缩布局(以下被称为不可收缩部分)不能满足设计规格。在一个实施例中，例如进行重新设计以对集成电路的该部分重新布局。重新设计的布局满足设计规格，并具有与原始部分相同的占用空间(footprint)。在收缩原始布局以生成收缩布局之后，重新设计的电路可以替换收缩布局中的不可收缩部分。注意，所有收缩和替换对于客户来说都可以是透明的，从而对客户来说准确无误地进行收缩。
如前面段落所描述的，存在候选收缩百分比的列表。在本发明的实施例中，使用上述分析方法来估计列表中的每个、或两个或更多收缩百分比。可能在收缩中使用一些小收缩百分比在不要求任何全局处理调整或局部处理调整，而更大的收缩百分比可要求全局处理调整和/或局部处理调整。此外，希望增加收缩百分比，可能需要更多的全局处理调整和局部处理调整。最后，还将存在非常大的一个或多个收缩百分比，而不管如何执行全局处理调整和局部处理调整(具有合理的效果和成本)，仍然在关键参数列表中存在至少一个值不能满足设计规格。从而，可以从候选收缩百分比列表中找到最大收缩百分比，其中，可使用最大收缩百分比来收缩原始布局，但不能使用候选收缩百分比列表中大于最大收缩百分比的任何收缩百分比进行收缩。从而，本发明的实施例提供了可变收缩解决方案，其提供可以使用的低于最大收缩百分比的收缩百分比的列表，其中，相应集成电路不仅可以被制造而且还可以确定地满足设计规格。
在找到最大收缩百分比之后，可以选择收缩百分比，以对原始布局执行收缩，得到更小的布局(图1中的框24)。然后，更小的布局可用于晶片的制造(图1中的26)。利用已知的最大收缩百分比，设计可以被收缩至最大可能值。
由于其系统特征，本发明的实施例可以被自动化。为了收缩每个出样的设计，可以应用这样的方法，而尽可能地不进行手动干涉。
本发明的有益特征在于，可通过制造者给客户提供最大收缩百分比，其中，由客户提供的集成电路可以被收缩至最大收缩百分比。然而，执行收缩的处理对客户来说是透明的。此外，本发明的实施例不仅提供对收缩百分比列表的估计，而且提供关于如何调整制造处理以实现收缩的指南。相比之下，在传统收缩处理中，如果客户要求的收缩百分比不可实现，则客户需要重新设计集成电路。然而，通过本发明的实施例，由于客户现在知道最大收缩百分比，所以可以进行收缩百分比的精确调整以避免重新设计工作。
虽然详细地描述了本发明及其优点，但是应该明白，在不脱离所附权利要求限定的本发明的精神和范围的情况下，可以进行多种改变、替换和更改。而且，本发明的范围不旨在限于说明书中所描述的处理、机器、制造、以及事物、手段、方法和步骤的结合的特定实施例。本领域技术人员从本发明的公开、当前存在或以后开发的处理、及其、制造以及事物、手段、方法、或步骤的结合可以容易地想到，可以根据本发明执行与在此描述的实施例基本相同的功能或完成基本相同的结果。从而，所附权利要求旨在包括在这样的处理、机器、制造、以及事物、手段、或步骤的范围内。另外，每个权利要求均构成独立实施例，并且多个权利要求和实施例的结合在本发明的范围内。