变压器功率合成器.pdf

本发明涉及一种变压器功率合成器，变压器功率合成器包含多个输入端以及一个输出端，还包含多个主绕阻导体，分别电性连接至多个输入端，其中多个主绕阻导体的每一主绕阻导体电性连接于对应输入端的正端与负端之间；以及多个次绕阻导体，分别磁性耦接至多个主绕阻导体，其中，多个次绕阻导体配置为拓扑结构，拓扑结构包含输出端的正端以及负端之间的串联以及并联。本发明通过新颖的次绕阻导体之间的拓扑结构，可以使得每个功率放大器的输入阻抗基本相同的，从而达到高功率合成效率及系统稳定性。

1.  一种变压器功率合成器，该变压器功率合成器包含多个输入端以及一个输出端，该变压器功率合成器包含：
多个主绕阻导体，分别电性连接至该多个输入端，其中该多个主绕阻导体的每一主绕阻导体电性连接于对应的输入端的正端与负端之间；以及
多个次绕阻导体，分别磁性耦接至该多个主绕阻导体，其中，该多个次绕阻导体配置为拓扑结构，该拓扑结构包含该输出端的正端以及负端之间的串联以及并联。

2.  根据权利要求1所述的变压器功率合成器，其特征在于，更包含电压合成器，其中该多个主绕阻导体以及该多个次绕阻导体被配置为形成电性连接至该电压合成器的多个电流合成器，该多个电流合成器的每一电流合成器配置为用以合成流经对应的该每一电流合成器的电流，以及该电压合成器配置为用以合成该多个电流合成器两端的电压以于该输出端产生输出。

3.  根据权利要求1所述的变压器功率合成器，其特征在于，该多个次绕阻导体包含第一次绕阻导体、第二次绕阻导体、第三次绕阻导体以及第四次绕阻导体；该第一次绕阻导体以及该第二次绕阻导体并联且电性连接于该输出端的该正端与连接节点之间；该第三次绕阻导体以及该第四次绕阻导体并联且电性连接于该连接节点与该输出端的该负端之间。

4.  根据权利要求3所述的变压器功率合成器，其特征在于，该变压器功率合成器为形成于集成电路的片上变压器功率合成器。

5.  根据权利要求4所述的变压器功率合成器，其特征在于，该多个主绕阻导体以及该多个次绕阻导体利用第一金属层以及第二金属层排布于该集成电路，该变压器功率合成器在该第一金属层上的部分布局是大致对称的；以及该变压器功率合成器在该第二金属层上的部分布局是大致对称的。

6.  根据权利要求5所述的变压器功率合成器，其特征在于，该多个主绕阻导体包含第一主绕阻导体以及第二主绕阻导体，该第一主绕阻导体磁性耦接至该第一次绕阻导体，该第二主绕阻导体磁性耦接至该第二次绕阻导体；该第一主绕阻导体包含第一区段、第二区段以及第三区段，该第一主绕阻导体的该第一区段以及该第二区段排布于该第一金属层，该第一主绕阻导体的该第三区段排布于该第二金属层并通过多个通孔与该第一主绕阻导体的该第一区段以及该第二区段相互连接；该第一次绕阻导体排布于该第二金属层；该第二主绕阻导体布于该第一金属层，该第一主绕阻导体的该第三区段在该第一金属层上的投射图案与该第二主绕阻导体相交；该第二次绕阻导体包含第一区段、第二区段以及第三区段，该第二次绕阻导体的该第一区段以及该第二区段排布于该第二金属层，该第二次绕阻导体的该第三区段排布于该第一金属层并通过多个通孔与该第二次绕阻导体的该第一区段以及该第二区段相互连接；其中该第二次绕阻导体的该第三区段在该第二金属层的投射图案与该第一次绕阻导体相交。

7.  根据权利要求6所述的变压器功率合成器，其特征在于，位于平行于该第一金属层或该第二金属层的平面的该第一主绕阻导体的投射图案、该第二主绕阻导体、该第一次绕阻导体以及该第二次绕阻导体是大致对称的。

8.  根据权利要求1所述的变压器功率合成器，其特征在于，更包含电流合成器，其中该多个主绕阻导体以及该多个次绕阻导体形成电性连接至该电流合成器的多个电压合成器，该多个电压合成器的每一电压合成器配置为用以合成该每一电压合成器两端的电压，以及该电流合成器配置为用以合成流经该多个电压合成器的电流以在该输出端产生输出。

9.  根据权利要求1所述的变压器功率合成器，其特征在于，该多个次绕阻导体包含第一次绕阻导体、第二次绕阻导体、第三次绕阻导体以及第四次绕阻导体；该第一次绕阻导体以及该第二次绕阻导体串联且电性连接于该输出端的该正端以及该输出端的该负端；该第三次绕阻导体以及该第四次绕阻导体串联且电性连接于该输出端的该正端以及该输出端的该负端。

10.  根据权利要求9所述的变压器功率合成器，其特征在于，该变压器功率合成器为形成于集成电路的片上变压器功率合成器。

11.  根据权利要求10所述的变压器功率合成器，其特征在于，该多个主绕阻导体对称排布于该集成电路的第一金属层；该多个次绕阻导体对称排布于该集成电路的第二金属层。

12.  根据权利要求11所述的变压器功率合成器，其特征在于，该第一次绕阻导体以及该第二次绕阻导体通过第一导体而电性连接，该第一导体排布于该第二金属层；该第三次绕阻导体以及该第四次绕阻导体通过第二导体而电性连接，该第二导体排布于该第二金属层；该第二次绕阻导体以及该第四次绕阻导体通过第三导体而电性连接；该第一次绕阻导体以及该第三次绕阻导体通过第四导体而电性连接；该第三导体以及该第四导体其中之一排布于该第二金属层，而该第三导体以及该第四导体其中另一包含第一区段、第二区段以及第三区段，该第一区段以及该第二区段排布于该第二金属层，该第三区段排布于该第一金属层并通过多个通孔与该第一区段以及该第二区段相互连接，该第三区段在该第二金属层上的投射图案与排布于该第二金属层上的该第三导体以及该第四导体的该其中之一相交。

13.  根据权利要求1所述的变压器功率合成器，其特征在于，更包含：
电容组件，电性连接于该输出端的该正端以及该输出端的该负端之间，用以调整负载阻抗。

14.  根据权利要求1所述的变压器功率合成器，其特征在于，更包含：
功率侦测器，电性连接于该输出端的该正端以及该负端之间，用以侦测该输出端的输出功率，其中该功率侦测器进一步配置为在该输出端的该正端以及该负端之间具有电容特征，以调整负载阻抗。

15.  一种变压器功率合成器，包含：
串联的多个电流合成器，该多个电流合成器包含多个主绕阻导体，该多个主绕阻导体分别磁性耦接至多个次绕阻导体，其中该多个电流合成器的每一电流合成器配置为用以合成流经对应该每一电流合成器的电流；以及
电压合成器，耦接至串联的该多个电流合成器，该电压合成器配置为用以合成该多个电流合成器两端的电压，以产生该变压器功率合成器的输出。

16.  根据权利要求15所述的变压器功率合成器，其特征在于，该多个主绕阻导体以及该多个次绕阻导体利用第一金属层以及第二金属层排布于集成电路，该变压器功率合成器在该第一金属层上的部分布局是大致对称的；以及该变压器功率合成器在该第二金属层上的部分布局是大致对称的。

17.  根据权利要求16所述的变压器功率合成器，其特征在于，该多个主绕阻导体包含第一主绕阻导体以及第二主绕阻导体；该多个次绕阻导体包含第一次绕阻导体以及第二次绕阻导体，该第一次绕阻导体磁性耦接至该第一主绕阻导体，该第二次绕阻导体磁性耦接至该第二主绕阻导体；该第一主绕阻导体包含第一区段、第二区段以及第三区段，该第一主绕阻导体的该第一区段以及该第二区段排布于该第一金属层，该第一主绕阻导体的该第三区段排布于该第二金属层并通过多个通孔与该第一主绕阻导体的该第一区段以及该第二区段相互连接；该第一次绕阻导体排布于该第二金属层；该第二主绕阻导体排布于该第一金属层，其中该第一主绕阻导体的该第三区段在该第一金属层的投射图案与该第二主绕阻导体相交；该第二次绕阻导体包含第一区段、第二区段以及第三区段，该第二次绕阻导体的该第一区段以及该第二区段排布于该第二金属层，该第二次绕阻导体的该第三区段排布于该第一金属层并通过多个通孔与该第二次绕阻导体的该第一区段以及该第二区段相互连接，其中该第二次绕阻导体的该第三区段在该第二金属层的投射图案与该第一次绕阻导体相交。

18.  根据权利要求17所述的变压器功率合成器，其特征在于，其中位于平行于该第一金属层或该第二金属层的平面的该第一主绕阻导体的投射图案、该第二主绕阻导体、该第一次绕阻导体以及该第二次绕阻导体是大致对称的。

19.  一种变压器功率合成器，包含：
并联的多个电压合成器，该多个电压合成器包含多个主绕阻导体，该多个主绕阻导体分别磁性耦接至多个次绕阻导体，其中该多个电压合成器的每一电压合成器配置为用以合成该每一电压合成器两端的电压；以及
电流合成器，耦接至并联的该多个电压合成器，该电流合成器配置为用以合成流经该电流合成器的电流，以产生该变压器功率合成器的输出。

20.  根据权利要求19所述的变压器功率合成器，其特征在于，该多个主绕阻导体对称排布于集成电路的第一金属层；该多个次绕阻导体对称排布于该集成电路的第二金属层。

21.  根据权利要求20所述的变压器功率合成器，其特征在于，该多个次绕阻导体包含第一次绕阻导体、第二次绕阻导体、第三次绕阻导体以及第四次绕阻导体；该第一次绕阻导体以及该第二次绕阻导体通过第一导体而电性连接，该第一导体排布于该第二金属层；该第三次绕阻导体以及该第四次绕阻导体通过第二导体而电性连接，该第二导体排布于该第二金属层；该第二次绕阻导体以及该第四次绕阻导体通过第三导体而电性连接；该第一次绕阻导体以及该第三次绕阻导体通过第四导体而电性连接；该第三导体以及该第四导体其中之一排布于该第二金属层，而该第三导体以及该第四导体其中另一包含第一区段、第二区段以及第三区段，该第一区段以及该第二区段排布于该第二金属层，该第三区段排布于该第一金属层并通过多个通孔与该第一区段以及该第二区段相互连接，该第三区段在该第二金属层上的投射图案与排布于该第二金属层上的该第三导体以及该第四导体的该其中之一相交。

变压器功率合成器
技术领域
本发明有关于将要被传输的输入信号进行放大的技术内容，尤其有关于实施于功率放大器系统的片上(on-chip)变压器功率合成器，此功率放大器系统具有高变压器耦合效率以及高功率合成效率。
背景技术
功率合成技术广泛运用于无线通信系统的功率放大器，以提供具有足够信号功率的将要被传输的信号(例如射频(Radio frequency，RF)信号)。一种可能的功率合成实施是利用变压器功率合成器。请参考图1，图1为现有的功率放大器系统的示意图。功率放大器系统100包含变压器功率合成器102以及多个功率放大器104_1、104_2、...、104_N。每个功率放大器104_1、104_2、...、104_N可通过RF电流源i₁、i₂、...、i_N与阻抗r_S的并联来模拟。除此之外，寄生阻抗r也存在于此变压器功率合成器102中。
假设匝数比(turn ratio)为1∶1，负载阻抗r_L两端的输出电压等于输入电压电平V₁、V₂、...、V_N的总合，输入电压电平V₁、V₂、...、V_N分别出现于变压器功率合成器102的输入端。特定的功率放大器在对应的输入端的输入阻抗Z_in，可以由等式(1)所表示：
Zin,i=(2r+rLN)ii+rS(ii-1NΣi=1Nii)1NΣi=1Nii---(1)]]>
在理想情况下，当i₁＝i₂＝...＝i_j＝...＝i_N(即流经每个主绕阻的电流i等于流经次绕阻的电流i)，每个功率放大器的输入阻抗是相同的，也就是Zin=2r+rLN.]]>换句话说，在理想情况下，进入至变压器功率合成器102的输入端的输入信号在相位以及幅度上彼此同步，以达到最佳功率合成效率来在变压器功率合成器102的输出端传送最大功率。然而，对于利用硅技术(如互补型金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)技术)制造的功率放大器系统所采用的片上变压器功率合成器而言，主绕阻以及次绕阻之间的电容耦合是不利的。因此，进入至变压器功率合成器102的输入端的输入信号，无法保持彼此之间的同步，这是因为由于不期望的电容耦合使得每个功率放大器的输入阻抗不等于同一个值。
举例来说，在当ij=-Σi=1i&NotEqual;jNii]]>的情形中，由于不期望的电容耦合，对应的输入阻抗Z_in，j是无限大(即Z_in，j＝∞)，也就表示输入端是开路；在当(ij+Σi=1i&NotEqual;jNii)<0]]>的情形中，由于不期望的电容耦合，对应的输入阻抗Z_in，j是负值(即Z_in，j＜0)，也就表示系统将变得不稳定。
简而言之，在深次微米技术(deep-scaled technology)下的片上变压器功率合成器必定要很大程度上受电容耦合影响。举例来说，功率放大器的负载阻抗可能与功率放大器所期望的最佳阻抗值不匹配。因此，功率合成效率下降，且真实输出功率也不能达到所期望的最大值。此外，功率放大器的负载阻抗可能为负值。因此，自功率放大器传送的功率将自变压器功率合成器的输出端返回，从而导致系统不稳定。除此之外，如前述等式(1)所阐明，每个输入端的输入阻抗与其它输入端的特性非常相关，由于进入至变压器功率合成器的每个输入端的输入信号的变化幅度/相位，则会发生自变压器功率合成器产生的输出功率的非线性。
有很多利用位于集成电路中的金属导体来实现变压器的现有方法。举例来说，片上变压器可利用一面共面设计(one-side coplanar design)、两面共面设计(two-side coplanar design)、宽侧设计(broadside design)或是混合设计(hybrid design)来实现。一般来说，具有更好耦合效率以及更低耦合损失的片上变压器，会导致主绕阻与次绕阻之间更多的电容耦合，所以会导致前述的较差的功率合成效率及/或系统不稳定性。也就是说，对于低损失的变压器设计而言，在深次微米技术下使用高阻性(highly resistive)以及高容性(highly capacitive)金属层以构建电路组件会引入很大的耦合电容，会导致不均衡以及效率低下的功率合成结果，特别是对于高频应用(例如毫米波(mmWave)应用)。在最差的情形下，整个系统会不稳定。
因此，对于现有的片上变压器功率合成设计而言，两种设计参数(变压器效率与功率合成效率)间会有一种平衡。所以，对于功率放大器系统而言，特别是对于那些操作于高频(如频率约为60GHz或是前述的毫米波应用)的功率放大器系统而言，特别需要一种可以解决此两种设计参数的解决方案。
发明内容
为了解决由主绕阻与次绕阻之间不期望的电容耦合，会导致的较差的功率合成效率及/或系统不稳定性的技术问题，本发明提供一种变压器功率放大器。
本发明实施例提供一种变压器功率合成器，变压器功率合成器包含多个输入端以及一个输出端，变压器功率合成器包含多个主绕阻导体，分别电性连接至多个输入端，其中多个主绕阻导体的每一主绕阻导体电性连接于对应的输入端的正端与负端之间；以及多个次绕阻导体，分别磁性耦接至多个主绕阻导体，其中，多个次绕阻导体配置为拓扑结构，拓扑结构包含输出端的正端以及负端之间的串联以及并联。
本发明实施还提供一种变压器功率合成器，包含串联的多个电流合成器，多个电流合成器包含多个主绕阻导体，多个主绕阻导体分别磁性耦接至多个次绕阻导体，其中多个电流合成器的每一电流合成器配置为用以合成流经对应每一电流合成器的电流；以及电压合成器，耦接至串联的多个电流合成器，电压合成器配置为用以合成多个电流合成器两端的电压，以产生变压器功率合成器的输出。
本发明实施例还提供一种变压器功率合成器，包含并联的多个电压合成器，多个电压合成器包含多个主绕阻导体，多个主绕阻导体分别磁性耦接至多个次绕阻导体，其中多个电压合成器的每一电压合成器配置为用以合成每一电压合成器两端的电压；以及电流合成器，耦接至并联的多个电压合成器，电流合成器配置为用以合成流经该电流合成器的电流，以产生该变压器功率合成器的输出。
本发明通过新颖的次绕阻导体之间的拓扑结构，可以使得每个功率放大器的输入阻抗是基本相同的，从而达到高功率合成效率及系统稳定性。
附图说明
图1为现有的功率放大器系统的示意图。
图2为根据本发明的功率放大器系统的第一实施例的示意图。
图3为根据本发明的变压器功率合成器的布局实施例的示意图。
图4为使用BJT/HBT组件以及具有图3所示的布局的变压器功率合成器的功率放大器系统的布局的实施例的示意图。
图5为使用FET组件以及具有图3所示的布局的变压器功率合成器的功率放大器系统的布局的实施例的示意图。
图6为根据本发明的功率放大器系统的第二实施例的示意图。
图7为根据本发明的变压器功率合成器的布局实施例的示意图。
图8为根据本发明的变压器功率合成器的布局的另一实施例的示意图。
图9为利用BJT/HBT组件以及图7中的变压器功率合成器的功率放大器系统的布局的实施例。
图10为利用FET组件以及图7中的变压器功率合成器的功率放大器系统的布局的实施例。
具体实施方式
图2为根据本发明的功率放大器系统的第一实施例的示意图。实施例中的功率放大器系统200包含多个功率放大器202_1、202_2、202_3、202_4以及变压器功率合成器204。变压器功率合成器204包含多个输入端以及一个输出端，其输入端分别耦接至功率放大器202_1至202_4，输出端耦接至输出负载Z_L。变压器功率合成器204配置为包含电流合成器206_1以及206_2，电流合成器206_1以及206_2包含多个主绕阻导体214_1、214_2、214_3、214_4以及多个次绕阻导体216_1、216_2、216_3、216_4。除此之外，变压器功率合成器204还包含电压合成器208。每个电流合成器206_1以及206_2配置为合成所流过的电流(例如，2I＝I+I)，以及电压合成器208配置为合成电流合成器两端的电压(例如，正端N1与连接节点N3之间的电压以及连接节点N3与负端N2之间的电压)，以在输出端产生输出电压V_O。
如图2所示，主绕阻导体214_1电性连接至对应输入端的正端与负端之间，且进一步磁性耦接至次绕阻导体216_1，主绕阻导体214_2电性连接至对应输入端的正端与负端之间，且进一步磁性耦接至次绕阻导体216_2，主绕阻导体214_3电性连接至对应输入端的正端与负端之间，且进一步磁性耦接至次绕阻导体216_3，以及主绕阻导体214_4电性连接至对应输入端的正端与负端之间，且进一步磁性耦接至次绕阻导体216_4。除此之外，多个匹配网络(matching networks，MN)210_1、210_2、210_3、210_4、212也实施于功率放大器系统200，用于阻抗匹配。由于所属领域技术人员熟悉匹配网络的实施，出于简明的目的，关于匹配网络的实施在此不再详细描述。在图2中所述的实施例中，只显示了四个功率放大器202_1至202_4用以说明，然而，此并不用以限制本发明。在其它可以替代的设计中，根据设计的考虑，变压器功率合成器可以实施来合成多于四个功率放大器的功率，只要符合本发明的精神，属于本发明的范畴。
如图1所示，配置于现有变压器功率合成器的次绕阻导体为串联连接。然而，与现有设计相反，在图2中所示的次绕阻导体216_1至216_4配置为拓扑结构，包含在变压器功率合成器204的输出端的正端N1与负端N2之间的串联以及并联。具体来说，次绕阻导体216_1以及216_2并联于输出端的正端N1与连接节点N3之间，次绕阻导体216_3以及216_4并联于连接节点N3与输出端的负端N2之间。假设匝数比为1∶1，功率放大器202_1的输入阻抗则由次绕阻导体216_1与次绕阻导体216_2并联然后进一步与次绕阻导体216_3以及216_4的并联进行串联所决定的。相似地，功率放大器202_2的输入阻抗则由次绕阻导体216_2与次绕阻导体216_1并联然后进一步与次绕阻导体216_3以及216_4的并联进行串联所决定的。功率放大器202_3的输入阻抗则由次绕阻导体216_3与次绕阻导体216_4并联然后进一步与次绕阻导体216_1以及216_2的并联进行串联所决定的。功率放大器202_4的输入阻抗则由次绕阻导体216_4与次绕阻导体216_3并联然后进一步与次绕阻导体216_1以及216_2的并联进行串联所决定的。可以看出，由于次绕阻导体216_1至216_4的新颖的拓扑结构，此拓扑结构包含输出端的正端N1与输出端的负端N2之间的串联以及并联，所以每一功率放大器202_1至202_4的输入阻抗是相同的。以此方式，如果功率放大器202_1至202_4设计良好以致每个功率放大器可以通过相同的RF电流源以及相同的阻抗Z_S来模拟，所有自功率放大器202_1至202_4所产生的输入信号V_i将彼此同步，所以变压器功率合成器204的输入电流/电压的幅度/相位均同步。
基于图2中所示的新颖的变压器功率合成器204的配置，片上的变压器功率合成器204的布局应该在集成电路中好好定义，以达到所期望的每个功率放大器202_1至202_4的输入阻抗大致相同的目标。请参考图3，图3为根据本发明的变压器功率合成器204的布局实施例的示意图。举例来说，在一实施方式中，图3所示的布局的实施例设计用以实现图2中所示的变压器功率合成器204。如图3中左边所示，导体金属线排布于第一金属层M1，如图3中右边所示，导体金属线以与第一金属层M1不相同的方式的排布于第二金属层M2。需要注意的是，金属层的命名并非用以限制第一金属层与第二金属层之间的位置关系。举例来说，在一实施方式中，第一金属层配置位于第二金属层之下，然而，在其它实施方式中，第一金属层也可以选择为位于第二金属层之上。简而言之，主绕阻导体以及次绕阻导体所排布的金属层取决于设计的需要。除此之外，需要注意的是，图3中所示的布局设计仅仅是用于说明本发明，并非用以限制本发明。也就是说，其它可替换的布局设计只要遵守本发明的精神，均属于本发明的范畴。
如图3的清楚显示，变压器功率合成器204在第一金属层M1上的局部布局大致对称，变压器功率合成器204在第二金属层M2上的局部布局大致也是对称的。在此实施例中，用以实施图2中的主绕阻导体214_1的主绕阻导体，包含第一区段301(在节点A与B之间)、第二区段302(在节点C与D之间)以及第三区段303。第一区段301以及第二区段302排布于第一金属层M1。第三区段303排布于第二金属层M2，并通过多个通孔(在图3中用虚线表示)与第一区段301以及第二区段302相互连接。次绕阻导体316_1，用以实施图2中的次绕阻导体216_1，并对应于用以实施图2中的主绕阻导体214_1的主绕阻导体，排布于第二金属层M2的节点A’与B’之间，其中节点A’电性连接至输出端的正端N1，节点B’连接至连接节点N3。用以实施图2中的主绕阻导体214_2的主绕阻导体314_2排布于第一金属层M1节点E与F之间。第三区段303在第一金属层M1上的投射图案与主绕阻导体314_2相交。用以实施图2中的次绕阻导体216_2并对应于主绕阻导体314_2的次要绕阻导体，包含第一区段304(位于节点A’与C’之间)、第二区段305(位于节点D’与B’之间)以及第三区段306。第一区段304以及第二区段305位于第二金属层M2。第三区段306位于第一金属层M1，且第三区段306通过多个通孔(在图3中用虚线表示)与第一区段304以及第二区段305相互连接。第三区段306在第二金属层M2上的投射图案与次绕阻导体316_1相交。
用以实施图2中的主绕阻导体214_1的主绕阻导体314_3排布于第一金属层M1的节点G以及H之间；用以实施图2中的次绕阻导体216_3并对应于主绕阻导体314_3的次绕阻导体，包含第一区段307(位于节点E’以及F’之间)、第二区段308(位于节点G’以及H’之间)以及第三区段309。第一区段307以及第二区段308排布于第二金属层M2。第三区段309排布于第一金属层M1，并通过多个通孔(在图3中用虚线表示)与第一区段307以及第二区段308相互连接。用以实施图2中的主绕阻导体214_4的主绕阻导体包含第一区段310(位于节点I以及J之间)、第二区段311(位于节点K以及L之间)以及第三区段312。第一区段310以及第二区段311排布于第一金属层M1。第三区段312排布于第二金属层M2，并通过多个通孔(在图3中用虚线表示)与第一区段310以及第二区段311相互连接。第三区段312在第一金属层M1上的投射图案与主绕阻导体314_3相交。用以实施图2中的次绕阻导体216_4的次绕阻导体316_4排布于第二金属层节点E’以及H’之间。可以看出，节点E’电性连接至连接节点N3，节点H’电性连接至输出端的负端N2；除此之外，第三区段309在第二金属层M2上的投射图案与次绕阻导体316_4相交。
此外，图2中所示的连接节点N3可以耦接至功率侦测器320，功率侦测器320用以侦测位于变压器功率合成器204的输出端的功率。因此，基于功率侦测的结果，其它电路可以调整连接至变压器功率合成器204的输入端的功率放大器的功率。然而，这样的功率侦测器配置是可选择的。换句话说，功率侦测器320可以根据设计需求而省略。
请一并参考图3、图4以及图5。图4为使用双极性晶体管(Bipolar JunctionTransistor，BJT)/异质接面双极性晶体管(Hetrojunction Bipolar Transistor，HBT)组件以及具有图3所示的布局的变压器功率合成器204的功率放大器系统400的布局的实施例的示意图。图5为使用场效晶体管(FET)组件以及具有图3所示的布局的变压器功率合成器204的功率放大器系统500的布局的实施例的示意图。需要注意的是，在图4以及图5所示实施例中，省略了功率侦测器的连接。如图4以及图5的清楚显示，变压器功率功率合成器整体具有大致对称的布局。举例来说，位于平行于第一金属层M1或是第二金属层M2的平面上的主绕阻导体(包含区段301至303的主绕阻导体以及主绕阻导体314_2)的第一投射图案与次绕阻导体(次绕阻导体316_1以及包含区段304至306的次绕阻导体)是大致对称的。位于平行于第一金属层M1或是第二金属层M2的平面上的主绕阻导体(主绕阻导体314_3以及包含区段310至312的主绕阻导体)的第二投射图案与次绕阻导体(包含区段307至309的次绕阻导体以及次绕阻导体316_4)是大致对称的。除此之外，位于第一金属层M1上的变压器功率合成器204的部分布局是大致对称的(例如，主绕阻导体314_2、区段301、302以及306的布局图案与主绕阻导体314_3、区段309、310以及311的布局图案是镜像图案)，位于第二金属层M2上的变压器功率合成器204的部分布局也是大致对称的(例如，次绕阻导体316_1、区段303、304以及305的布局图案与次绕阻导体316_4、区段307、308以及312的布局图案是镜像图案)。以此方式，由于巧妙定义的大致对称的布局，在不考虑实施于变压器功率合成器的变压器的耦合效率的情况下，每个功率放大器的输入阻抗大致相同。除此之外，由于在此实施例中的变压器根据图3所示的布局实施例利用宽侧设计以及一面共面设计而实施，变压器耦合效率可以改善，其中宽侧设计如一主绕阻区段以及一次绕阻区段在垂直于金属层的方向堆栈，一面共面设计如相邻的主以及次绕阻区段排布于相同金属层。以此方式，片上变压器功率合成器配置为使用图3所示的布局电路，可以达到高变压器耦合效率以及高功率合成效率。
图6为根据本发明的功率放大器系统的第二实施例的示意图。实施例中的功率放大器系统600包含多个功率放大器602_1、602_2、602_3、602_4以及变压器功率合成器604。变压器功率合成器604包含多个输入端以及一个输出端，多个输入端分别耦接至功率放大器602_1至602_4，输出端耦接至输出负载Z_L。变压器功率合成器604配置为包含多个电压合成器606_1、606_2以及电流合成器608。电压合成器606_1、606_2包含多个主绕阻导体614_1、614_2、614_3、614_4以及多个次绕阻导体616_1、616_2、616_3、616_4。电压合成器606_1配置为合成其两端的电压(例如，次绕阻导体616_1的电压以及次绕阻导体616_2的电压)。相似地，电压合成器606_2配置为合成其两端的电压(例如，次绕阻导体616_3的电压以及次绕阻导体616_4的电压)。电流合成器608配置为合成流经电压合成器606_1以及606_2的电流(例如2I＝I+I)，以于变压器功率合成器604的输出端产生输出电压V_O。
如图6所示，主绕阻导体614_1电性连接于对应的输入端的正端与负端之间，并进一步磁性耦接至次绕阻导体616_1。主绕阻导体614_2电性连接于对应的输入端的正端与负端之间，并进一步磁性耦接至次绕阻导体616_2。主绕阻导体614_3电性连接于对应的输入端的正端与负端之间，并进一步磁性耦接至次绕阻导体616_3。主绕阻导体614_4电性连接于对应的输入端的正端与负端之间，并进一步磁性耦接至次绕阻导体616_4。除此之外，多个匹配网络(MN)610_1、610_2、610_3、610_4以及612实施于功率放大器系统600，用于阻抗匹配。在图6所示此实施例中，出于演示的目的仅显示四个功率放大器602_1至602_4，然而，本发明并不限制于此。其它可替代的设计中，变压器功率合成器可以根据设计的考虑，合成多于四个功率放大器的功率，只要遵守本发明的精神，均属于本发明范畴。
与图2中所示的次绕阻导体216_1至216_4的拓扑结构相似，图6中所示的实施例的次绕阻导体616_1至616_4也配置为拓扑结构，此拓扑结构包含在输出端的正端N1与负端N2之间的串联以及并联。然而，在此实施例中，次绕阻导体616_1以及616_2串联于输出端的正端N1与负端N2之间，次绕阻导体616_3以及616_4串联于输出端的正端N1与负端N2之间。可以看出，串联的次绕阻导体616_1、616_2以及串联的次绕阻导体616_3、616_4并联于输出端的正端N1与负端N2之间。
假设匝数比为1∶1，功率放大器602_1的输入阻抗则由次绕阻导体616_1与次绕阻导体616_2串联然后进一步与次绕阻导体616_3以及616_4的串联进行并联所决定。相似地，功率放大器602_2的输入阻抗则由次绕阻导体616_2与次绕阻导体616_1串联然后进一步与次绕阻导体616_3以及616_4的串联进行并联所决定。功率放大器602_3的输入阻抗则由次绕阻导体616_3与次绕阻导体616_4串联然后进一步与次绕阻导体616_1以及616_2的串联进行并联所决定。功率放大器602_4的输入阻抗则由次绕阻导体616_4与次绕阻导体616_3串联然后进一步与次绕阻导体616_1以及616_2的串联进行并联所决定。可以理解，由于次绕阻导体616_1至616_4通过一新颖的拓扑结构而连接，每个功率放大器602_1至602_4的输入阻抗是基本相同的，此拓扑结构包含在输出端的正端N1与负端N2之间的串联以及并联。以此方式，如果功率放大器602_1至602_4巧妙设计，以致每个功率放大器可以通过相同的RF电流源以及相同的阻抗Z_S来模拟，所有自功率放大器602_1至602_4所产生的输入信号V_i将彼此同步，所以变压器功率合成器604的输入电流/电压的幅度/相位均同步。
基于图6中所示的新颖的变压器功率合成器604的配置，片上的变压器功率合成器604的布局应该在集成电路中好好定义，以达到所期望的每个功率放大器602_1至602_4的输入阻抗大致相同的目标。请参考图7，图7为根据本发明的变压器功率合成器604的布局实施例的示意图。举例来说，在一实施方式中，图7所示的布局的实施例设计用以实现图6中所示的变压器功率合成器604。如图7中左边所示，导体金属线排布于第一金属层M1，如图7中右边所示，导体金属线以与第一金属层M1不相同的方式的排布于第二金属层M2。需要注意的是，金属层的命名并非用以限制第一金属层与第二金属层之间的位置关系。举例来说，在一实施方式中，第一金属层配置位于第二金属层之下，然而，在其它实施方式中，第一金属层也可以选择为位于第二金属层之上。简而言之，主绕阻导体以及次绕阻导体所排布的金属层取决于设计的需要。除此之外，需要注意的是，图7中所示的布局设计仅仅是用于说明本发明，并非用以限制本发明。也就是说，其它可替换的布局设计只要遵守本发明的精神，均属于本发明的范畴。
在此实施例中，图7所示的布局的实施例设计用以实现图6中所示的变压器功率合成器604，主绕阻导体614_1至614_4以及次绕阻导体616_1至616_4可以分别利用图7中的主绕阻导体714_1、714_2、714_3、714_4以及次绕阻导体716_1、716_2、716_3、716_4实现。如图7的清楚显示，主绕阻导体714_1至714_4在集成电路的第一金属层上的局部布局大致是对称的，次绕阻导体716_1至716_4在集成电路的第二金属层上的局部布局大致上也是对称的。在此实施例中，第一次绕阻导体716_1(位于节点A与B之间)以及第二次绕阻导体716_2(位于节点C与D之间)通过第一导体702而电性连接，第一导体702排布于第二金属层M2的节点B与节点C之间；第三次绕阻导体716_3(位于节点E与F之间)以及第四次绕阻导体716_4(位于节点H与G之间)通过第二导体704而电性连接，第二导体704排布于第二金属层M2的节点F与节点G之间；第二次绕阻导体716_2以及第四次绕阻导体716_4通过第三导体706而电性连接，第三导体706排布于第二金属层M2的节点D与节点H之间；第一次绕阻导体716_1以及第三次绕阻导体716_3通过第四导体电性连接于节点A与节点E之间，其中第四导体包含排布于第二金属层M2的第一区段712、第二区段713以及排布于第一金属层M1的第三区段715。第一区段712、第二区段713以及第三区段715通过多个通孔(在图7中用虚线表示)电性连接。除此之外，正端N1通过通孔(在图7中用虚线表示)电性连接第一区段712，负端N2通过一通孔(在图7中用虚线表示)电性连接第三导体706。第三区段715在第二金属层M2上的投射图案与第三导体706相交。
除此之外，图7中所示的两个连接节点N3以及N4可以选择性的形成以及耦接至功率侦测器720，功率侦测器720用于在变压器功率合成器604的输出端侦测功率。基于功率侦测结果，其它电路可以调整连接至变压器功率合成器604的输入端的功率放大器602_1至602_4的功率。在此实施例中，由于连接节点N4通过通孔(在图7中用虚线表示)电性连接至第三导体706，因此，连接节点N4电性连接至负端N2。连接节点N3通过第三区段715电性连接至正端N1。以此方式，连接节点N1以及N2处的电压电平可以通过耦接至连接节点N3以及N4的功率侦测器720来监视。然而，需要注意的是，这样的功率侦测器配置是可选择的。也就是说，在其它实施例中，功率侦测器720可以根据实际设计的需求而省略。如果出于设计的考虑而没有实施功率侦测器720，则可以相应的省略连接节点N3、N4，电性连接至连接节点N3、N4的相关通孔，排布于连接节点N3、N4之间的信号走线以及功率侦测器720。
图7中所示的布局仅仅是用以说明的目的。其它可替代的设计只要遵守本发明的精神也是可以的。请参考图8，图8为根据本发明的变压器功率合成器的布局的另一实施例的示意图。举例来说，图8中所示的布局的实施例为图6中所示的变压器功率合成器604的布局的替代实施例。图8中所示的布局与图7中所示的布局相似。其中不同之处在于节点A、D、E以及H的连接配置。如图8所示，第一次绕阻导体716_1以及第三次绕阻导体716_3通过第三导体806电性连接，第三导体806排布于第二金属层M2的节点A以及E之间；第二次绕阻导体716_2以及第四次绕阻导体716_4通过位于节点D以及H之间的第四导体电性连接，其中第四导体包含第一区段812、第二区段814以及第三区段816，第一区段812以及第二区段814排布于第二金属层M2，第三区段816排布于第一金属层M1。除此之外，第一区段812、第二区段814以及第三区段816通过多个通孔(在图8中用虚线表示)电性连接。在一实施例中，正端N1通过通孔(在图8中用虚线表示)电性连接至第三导体806，负端N2通过通孔(在图8中用虚线表示)电性连接第二区段814。除此之外，第三区段816在第二金属层M2上的投射图案与第三导体806相交。由于本领域技术人员在阅读图7所示的布局的内容后，可以容易理解图8中布局的剩余部分，所以为了简明起见，在此省略更详细的描述。
请一并参考图7、图9以及图10。图9为利用BJT/HBT组件以及图7中的变压器功率合成器604的功率放大器系统900的布局的实施例，图10为利用FET组件以及图7中的变压器功率合成器604的功率放大器系统1000的布局的实施例。需要注意的是，在图9以及图10的实施例中省略了功率侦测器连接。如图9以及图10中的清楚显示，变压器功率合成器整体具有大致对称的布局。也就是说，如图7以及图8所示，主绕阻导体714_1至714_4对称排布于第一金属层M1，次绕阻导体716_1至716_4对称排布于第二金属层M2。以这种方式，由于巧妙定义的大致对称的布局，在不考虑实施于变压器功率合成器的变压器的耦合效率的情况下，每个功率放大器的输入阻抗是大致相同的。除此之外，由于此实施例中的变压器是根据图7以及图8的布局实施例利用宽侧设计而实施的，变压器耦合效率有所改善。以此方式，使用图7以及图8的电路布局所配置的片上变压器功率合成器，可以达到高变压器耦合效率以及高功率合成效率。
除此之外，本发明进一步提供一种新颖的负载阻抗优化技术，细节将在下文中详细描述。请再次参考图2中所示实施例。可选择的电容组件(例如电容C1)可以电性连接于输出端的正端N1以及负端N2之间，用以调整功率放大器的负载阻抗。由于变压器通常包含寄生电感，因此，实施电容C1用以共振变压器的感应系数以减少由寄生电感所导致的影响，以此将负载阻抗适当调整至期望值。相似地，如图6中的其它实施例所示，可选择的电容组件(例如电容C2)可以电性连接于输出端的正端N1以及负端N2之间，用以调整负载阻抗。考虑到图7以及图8中所示的布局设计，由于连接节点N3以及N4分别电性连接至输出端的正端N1以及负端N2，图6中的电容C2可以电性连接于节点N1以及N4或是节点N2以及N3之间。除此之外，假设可选择的功率侦测器720没有实施于系统之中，图6中的电容C2可以连接于节点N3以及N4之间。
除此之外，具有适当设计的功率侦测器320、720，不仅可以于变压器功率合成器的输出端侦测输出功率，也可用于调整负载阻抗。也就是说，除了侦测输出功率，实施于通信系统的功率侦测器720进一步配置为在输出端的正端N1以及负端N2之间的可量测的电容特性，以调整负载阻抗。在此情况下，功率侦测器720进一步用于负载阻抗最优化，电容组件(例如图6中的电容C2)可以省略。按照上述相同的概念，图3中的变压器功率合成器204的布局可以修改为包含位于正端N1以及负端N2之间的功率侦测器以及电容，以调整负载阻抗。除此之外，假设保持布局对称性，图3中所示的布局可以适当修改以减少正端N1以及负端N2之间的距离，用以降低电容或功率侦测器连接的布局复杂度。举例来说，图3的右上部分可以关于连接节点N3顺时针方向弯曲，图3的右下部分可以关于连接节点N3逆时针方向弯曲，以减少正端N1以及负端N2之间的距离。为了保持整体布局对称性，因应于前述位于第二金属层M2的变压器功率合成器204的部分布局的修改，位于第一金属层M1的变压器功率合成器204的部分布局可适当的弯曲。
以上实施例的完全同步变压器功率合成器可以与所有类型(例如类型A、类型AB)的功率放大器兼容，因此，可以应用于多种领域。除此之外，以上实施例的变压器功率合成器的功率合成性能与各种频带的变压器设计是独立的。换句话说，以上实施例的变压器功率合成器并不限定于高频应用，如毫米波应用。