《像素结构.pdf》由会员分享，可在线阅读，更多相关《像素结构.pdf（19页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN101997008A43申请公布日20110330CN101997008ACN101997008A21申请号201010287507122申请日20100916H01L27/12200601H01L23/52200601G02F1/136220060171申请人友达光电股份有限公司地址中国台湾新竹市72发明人林松辉郑孝威黄铭涌刘品妙74专利代理机构北京律诚同业知识产权代理有限公司11006代理人梁挥祁建国54发明名称像素结构57摘要本发明公开一种像素结构，其包括基板、扫描线、数据线组、主动元件以及像素电极。基板具有显示区及位于显示区旁的周边区，显示区包含至少一个子像素区。扫描。
2、线设置于基板上。数据线组是设置于基板上且位于子像素区的其中一侧边并与扫描线交错形成至少一第一交错区，其中数据线组包括第一数据线以及第二数据线，且第一数据线以及第二数据线相互交错形成至少一第二交错区，并且第一数据线以及第二数据线相互电性绝缘。主动元件与扫描线电性连接且与数据线组中的第一数据线或第二数据线电性连接。像素电极位于子像素区内且与主动元件电性连接。51INTCL19中华人民共和国国家知识产权局12发明专利申请权利要求书2页说明书9页附图7页CN101997013A1/2页21一种像素结构，其特征在于，包括一基板，具有一显示区及位于该显示区旁的一周边区，其中该显示区包含至少一子像素区；一扫。
3、描线，设置于该基板上；一数据线组，设置于该基板上且位于该子像素区的其中一侧边并与该扫描线交错形成至少一第一交错区，其中该数据线组包括一第一数据线以及一第二数据线，该第一数据线以及该第二数据线相互交错形成至少一第二交错区，且该第一数据线以及该第二数据线相互电性绝缘；一主动元件，其与该扫描线电性连接且与该数据线组中的该第一数据线或该第二数据线电性连接；以及一像素电极，位于该子像素区内且与该主动元件电性连接。2根据权利要求1所述的像素结构，其特征在于，该第一数据线以及该第二数据线的极性不相同。3根据权利要求1所述的像素结构，其特征在于，该第一数据线为一完整信号线，该第二数据线包括多个线段，其中位于该。
4、第二交错区中的该第二数据线的这些线段其中一个的层别与位于该第二交错区中的该第一数据线的层别是不同的。4根据权利要求1所述的像素结构，其特征在于，该第一数据线包括多个第一线段，该第二数据线包括多个第二线段，其中位于该第二交错区中的该第二数据线的这些第二线段其中一个的层别与位于该第二交错区中的该第一数据线的这些第一线段其中一个的层别是不同的。5根据权利要求1所述的像素结构，其特征在于，更包含另一数据线组，设置于该基板上且位于该子像素区的另一侧边并与该扫描线交错形成至少一第三交错区，其中该另一数据线组包括一第三数据线以及一第四数据线，且该第三数据线以及该第四数据线相互交错形成至少一第四交错区，而该第。
5、三数据线以及该第四数据线相互电性绝缘。6根据权利要求5所述的像素结构，其特征在于，该另一数据线组中的该第三数据线以及该第四数据线的极性不相同。7根据权利要求5所述的像素结构，其特征在于，该第三数据线为一完整信号线，该第四数据线包括多个线段，其中位于该第四交错区中的该第四数据线的这些线段其中一个的层别与位于该第四交错区中的该第三数据线的层别是不同的。8根据权利要求5所述的像素结构，其特征在于，该第三数据线包括多个第一线段，该第四数据线包括多个第二线段，其中位于该第四交错区中的该第四数据线的这些第二线段其中一个的层别与位于该第四交错区中的该第三数据线的这些第一线段其中一个的层别是不同的。9一种像素。
6、结构，其特征在于，包括一基板，具有一显示区及位于该显示区旁的一周边区，其中该显示区包含至少一像素区，且该像素区具有一第一子像素区以及一第二子像素区；一扫描线，设置于该基板上；一第一数据线组，设置于该基板上且位于该像素区的其中一侧边并与该扫描线交错形成至少一第一交错区，其中该第一数据线组包括一第一数据线以及一第二数据线相互交错权利要求书CN101997008ACN101997013A2/2页3形成至少一第二交错区，且该第一数据线以及该第二数据线相互电性绝缘；一第二数据线组，设置于该基板上且位于该像素区的另一侧边并与该扫描线交错形成至少一第三交错区，其中该第二数据线组包括一第三数据线以及一第四数据。
7、线相互交错形成至少一第四交错区，且该第三数据线以及该第四数据线相互电性绝缘；一第一主动元件，其与该扫描线电性连接且与该第一数据线组中的该第一数据线或该第二数据线电性连接；一第一像素电极，位于该第一子像素区内且与该第一主动元件电性连接；一第二主动元件，其与该扫描线电性连接且与该第二数据线组中的该第三数据线或该第四数据线电性连接；以及一第二像素电极，位于该第二子像素区内且与该第二主动元件电性连接。10根据权利要求9所述的像素结构，其特征在于，该扫描线是位于该像素区的中间并且位于该第一子像素区以及该第二子像素区之间。11根据权利要求9所述的像素结构，其特征在于，该扫描线是位于该像素区的一侧边。12根。
8、据权利要求9所述的像素结构，其特征在于，该第一数据线组中的该第一数据线以及该第二数据线的极性不相同。13根据权利要求9所述的像素结构，其特征在于，该第二数据线组中的该第三数据线以及该第四数据线的极性不相同。14根据权利要求9所述的像素结构，其特征在于，该第一数据线为一完整信号线，该第二数据线包括多个线段，其中位于该第二交错区中的该第二数据线的这些线段其中一个的层别与位于该第二交错区中的该第一数据线的层别是不同的。15根据权利要求9所述的像素结构，其特征在于，该第一数据线包括多个第一线段，该第二数据线包括多个第二线段，其中位于该第二交错区中的该第二数据线的这些第二线段其中一个的层别与位于该第二交。
9、错区中的该第一数据线的这些第一线段其中一个的层别是不同的。16根据权利要求9所述的像素结构，其特征在于，该第三数据线为一完整信号线，该第四数据线包括多个线段，其中位于该第四交错区中的该第四数据线的这些线段其中一个的层别与位于该第四交错区中的该第三数据线的层别是不同的。17根据权利要求9所述的像素结构，其特征在于，该第三数据线包括多个第一线段，该第四数据线包括多个第二线段，其中位于该第四交错区中的该第四数据线的这些第二线段其中一个的层别与位于该第四交错区中的该第三数据线的这些第一线段其中一个的层别是不同的。权利要求书CN101997008ACN101997013A1/9页4像素结构技术领域000。
10、1本发明涉及一种像素结构，且特别是有关于一种可改善液晶显示器的垂直串音VERTICALCROSSTALK的像素结构。背景技术0002一般而言，液晶显示器的像素结构包括扫描线、数据线、主动元件与像素电极。在像素结构中，将像素电极的面积设计地愈大，可提升液晶显示器的开口率APERTURERATIO。然而，当像素电极与数据线过于接近时，像素电极与数据线之间的杂散电容CAPACITANCEBETWEENPIXELANDDATALINE，CPD会变大。如此一来，在开关元件关闭期间，像素电极的电压会受到数据线所传送的信号的影响而发生所谓的串音效应CROSSTALK，进而影响液晶显示器的显示品质。0003另。
11、外，目前大尺寸的液晶显示器大多使用行反转的驱动形式。在行反转的驱动形式之下，理论上像素电极与位于像素电极两侧的信号线数据线的耦合电容相等可使垂直串音为零。其中，位于像素电极两侧的数据线的个数皆仅有一条，而每条数据线为笔直的，且每条数据线皆不互相交错。但是，实际上，由于像素结构的多道掩膜工艺会存在某种程度的对位偏移，导致像素结构的各膜层之间存在一定程度的偏移量。如此将使得像素电极与其两侧的信号线之间的距离不同，以致像素电极与其两侧的信号线之间的耦合电容并不相等。换言之，实际上仍存在垂直串音的问题，而使液晶显示器的显示品质受到影响。发明内容0004本发明提供一种像素结构，其可以改善液晶显示器的垂直。
12、串音现象。0005本发明提出一种像素结构，其包括基板、扫描线、数据线组、主动元件以及像素电极。基板具有显示区及位于显示区旁的周边区，显示区包含至少一个子像素区。扫描线设置于基板上。数据线组是设置于基板上且仅位于子像素区的其中一侧边并与扫描线交错形成至少一第一交错区，其中数据线组包括第一数据线以及第二数据线，且第一数据线以及第二数据线相互交错形成至少一第二交错区，并且第一数据线以及第二数据线相互电性绝缘。主动元件与扫描线电性连接且与数据线组中的第一数据线或第二数据线电性连接。像素电极位于子像素区内且与主动元件电性连接。0006本发明另提出一种像素结构，其包括基板、扫描线、第一数据线组、第二数据线。
13、组、第一主动元件、第二主动元件、第一像素电极以及第二像素电极。基板具有显示区及位于显示区旁的周边区，其中显示区至少包含一像素区，且像素区具有第一子像素区以及第二子像素区。扫描线设置于基板上。第一数据线组设置于基板上且位于像素区的其中一侧边并与扫描线交错形成至少一第一交错区，其中第一数据线组包括第一数据线以及第二数据线相互交错形成至少第二交错区，第一数据线以及第二数据线相互电性绝缘。第二数据线组设置于基板上且位于像素区的另一侧边并与扫描线交错形成至少第三交错区，其中第二数据线组包括第三数据线以及第四数据线相互交错形成至少一第四交错区，且第三数据线以说明书CN101997008ACN1019970。
14、13A2/9页5及第四数据线相互电性绝缘。第一主动元件与扫描线电性连接且与第一数据线组中的第一数据线或第二数据线电性连接。第一像素电极位于第一子像素区内且与第一主动元件电性连接。第二主动元件与扫描线电性连接且与第二数据线组中的第三数据线或第四数据线电性连接。第二像素电极位于第二子像素区内且与第二主动元件电性连接。0007基于上述，由于本发明在子像素区的其中一侧是设置数据线组，数据线组包括第一数据线以及第二数据线，且第一数据线与第二数据线相互交错以形成至少一交错区。当在第一数据线与第二数据线分别给予不同极性的信号时，在像素电极的单一侧就具有两种不同极性的数据线。因此，即使像素结构因工艺偏移而导致。
15、像素电极与其两侧的数据线之间的距离不同时，像素电极与位于同一侧的数据线的耦合电容就可以相互抵销，而达到降低垂直串音现象的目的。0008为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。附图说明0009图1是根据本发明一实施例的显示面板的俯视示意图；0010图2A是根据本发明一实施例的像素阵列的局部俯视示意图；0011图2B是沿着图2A的剖面线AA以及BB的剖面示意图；0012图3至图10是根据本发明数个实施例的像素阵列的局部俯视示意图。0013其中，附图标记0014100基板102显示区0015104周边区U像素区0016P、P1、P2次像素区SL扫描线00。
16、17DLS1、DLS2数据线组DL1DL4数据线0018T、T1、T2主动元件PE、PE1、PE2像素电极0019202、204、208、210、212、214、218、220交错区0020206A206E，216A216E，250A250C，260A260C线段0021110、120绝缘层具体实施方式0022图1是根据本发明一实施例的显示面板的俯视示意图。图2A是根据本发明一实施例的像素阵列的局部俯视示意图。图2B是沿着图2A的剖面线AA以及BB的剖面示意图。请参照图1、图2A以及图2B，像素阵列是由多个阵列排列的像素结构所构成，且每一个像素结构包括基板100、扫描线SL、数据线组DLS1、。
17、主动元件T以及像素电极PE。0023更详细而言，基板100具有显示区102及位于显示区102旁的周边区104，显示区102包含至少一个子像素区P。特别是，在上述基板100的显示区102内的每一个子像素区P是对应设置一个像素结构。换言之，由多个设置于子像素区P内的像素结构即可构成显示面板的像素阵列。基板100的材质可为玻璃、石英、有机聚合物、或是不透光/反射材料例如导电材料、金属、晶圆、陶瓷、或其它可适用的材料、或是其它可适用的材料。若使用导电材料或金属时，则在基板100上覆盖一层绝缘层未绘示，以避免短路问题。说明书CN101997008ACN101997013A3/9页60024扫描线SL设置。
18、于基板100上。数据线组DLS1是设置于基板100上且位于子像素区P的其中一侧边。在本实施例中，扫描线SL与数据线组DLS1彼此交错设置。换言之，数据线组DLS1的延伸方向与扫描线SL的延伸方向不平行，较佳的是，数据线组DLS1L的延伸方向与扫描线SL的延伸方向垂直。另外，扫描线SL与数据线组DLS1之间夹有绝缘层110，以使两者电性绝缘。此外，数据线组DLS1上方更覆盖有另一绝缘层120。基于导电性的考虑，扫描线SL与数据线组DLS1一般是使用金属材料。但，本发明不限于此，根据其他实施例，扫描线SL与数据线组DLS1也可以使用其他导电材料例如合金、金属材料的氮化物、金属材料的氧化物、金属材料。
19、的氮氧化物、或其它合适的材料、或是金属材料与其它导电材料的堆迭层。0025承上所述，数据线组DLS1与扫描线SL交错之处为第一交错区202。此外，数据线组DLS1包括第一数据线DL1以及第二数据线DL2，且第一数据线DL1以及第二数据线DL2相互交错形成至少一第二交错区204，而且第一数据线DL1以及第二数据线DL2相互电性绝缘。0026在图2A的实施例中，第一数据线DL1为一完整信号线，且第二数据线DL2是由多个线段206A，206B，206C所构成。特别是，位于第二交错区204中的第二数据线DL2的线段206B的层别与位于第二交错区204中的第一数据线DL1的层别是不同的。在本实施例中，第。
20、一数据线DL1与第二数据线DL2的线段206A，206C是属于同一膜层。而第二数据线DL2的线段206B是位于第一数据线DL1的上方且跨越第一数据线DL1，且线段206B可以是金属材料或者是其他导电材料例如合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或其它合适的材料、或是金属材料与其它导电材料的堆迭层。此外，第二数据线DL2的线段206B与第一数据线DL1之间夹有绝缘层120，以使第一数据线DL1以及第二数据线DL2相互电性绝缘。另外，第二数据线DL2的多个线段206A，206B，206C之间可以直接电性连接，或者是通过形成在绝缘层120中的接触窗未绘示而电性连接。0027主。
21、动元件T与扫描线SL电性连接并且与数据线组DLS1中的第一数据线DL1或第二数据线DL2电性连接本实施例是以主动元件T与第二数据线DL2电性连接为例来说明。另外，主动元件T可以是底部栅极型薄膜晶体管或是顶部栅极型薄膜晶体管，其包括栅极、源极以及漏极。主动元件T的栅极与扫描线SL电性连接，源极与第二数据线DL2电性连接。其中，底部栅极型薄膜晶体管或是顶部栅极型薄膜晶体管中的半导体材料为单层或多层结构，其包含非晶硅、多晶硅、微晶硅、单晶硅、有机半导体材料、氧化物半导体材料例如铟锌氧化物、铟锗锌氧化物、或是其它合适的材料、或上述的组合、或其它合适的材料、或含有掺杂物DOPANT于上述材料中、或上述的。
22、组合。0028像素电极PE位于子像素区P内且与主动元件T电性连接。像素电极PE可以是透明像素电极、反射像素电极或是半穿透半反射式像素电极。透明像素电极的材质包括金属氧化物，例如是铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物、或其它合适的氧化物、或者是上述至少二者的堆迭层。反射像素电极的材质包括具有高反射率的金属材料。根据一实施例，像素电极PE是形成在绝缘层120的上方，且通过形成在绝缘层120中的接触窗未绘示而与主动元件T的漏极电性连接。0029另外，在本实施例中，第一数据线DL1以及第二数据线DL2的极性不相同。更详细而言，当在操作或驱动上述的像素结构时，在同一时区TIMEP。
23、ERIOD内，第一数据线DL1说明书CN101997008ACN101997013A4/9页7上的信号是负极性且第二数据线DL2是正极性，或者是第一数据线DL1上的信号是正极性且第二数据线DL2是负极性。上述的第一数据线DL1以及第二数据线DL2的极性是相对于显示面板中的共用电压VCOM而言。0030在上述实施例中，像素结构的数据线组DLS1的第一数据线DL1以及第二数据线DL2相互交错形成至少一第二交错区204，且第一数据线DL1以及第二数据线DL2的极性不相同。换言之，本实施例的像素结构的单一侧边就具有两种不同极性的数据线。因此，即使上述的像素结构因工艺偏移而导致像素电极PE与侧边的数据线。
24、之间的距离有所偏移时，像素电极PE与位于同一侧的数据线组DLS1第一数据线DL1以及第二数据线DL2的耦合电容就可以相互抵销，而达到降低垂直串音现象的目的。0031请继续参照图2A，根据另一实施例，在子像素区P的另一侧边处更包含另一数据线组DLS2。数据线组DLS2与扫描线SL交错之处为第三交错区212。另外，其中所述数据线组DLS2包括第三数据线DL3以及第四数据线DL4，且第三数据线DL3以及第四数据线DL4相互交错形成至少一第四交错区214，而且第三数据线DL3以及第四数据线DL4相互电性绝缘。0032类似地，在图2A的实施例中，第三数据线DL3为一完整信号线，且第四数据线DL4是由多个。
25、线段216A，216B，216C所构成。特别是，位于第四交错区214中的第四数据线DL4的线段216B的层别与位于第四交错区214中的第三数据线DL3的层别是不同的。在本实施例中，第三数据线DL3与第四数据线DL4的线段216A，216C是属于同一膜层。而第四数据线DL4的线段216B是位于第三数据线DL3的上方且跨越第三数据线DL3。同样地，第四数据线DL4的线段216B与第三数据线DL3之间夹有绝缘层120，以使第三数据线DL3以及第四数据线DL4相互电性绝缘。另外，第四数据线DL4的多个线段216A，216B，216C之间可以直接电性连接，或者是通过形成在绝缘层120中的接触窗未绘示而电。
26、性连接。0033另外，在本实施例中，第三数据线DL3以及第四数据线DL4的极性不相同。更详细而言，当于操作或驱动上述的像素结构时，在同一时区TIMEPERIOD内，第三数据线DL3上的信号是负极性且第四数据线DL4是正极性，或者是第三数据线DL3上的信号是正极性且第四数据线DL4是负极性。上述的第三数据线DL3以及第四数据线DL4的极性是相对于显示面板中的共用电压VCOM而言。0034承上所述，在图2A的像素结构中，在像素电极PE的一侧是设置数据线组DLS1第一数据线DL1以及第二数据线DL2，且在像素电极PE的另一侧是设置数据线组DLS2第三数据线DL3以及第四数据线DL4。由于第一数据线D。
27、L1以及第二数据线DL2的极性不相同，且第三数据线DL3以及第四数据线DL4的极性不相同。因此，即使上述的像素结构因工艺偏移而导致像素电极PE与两侧边的数据线组DLS1，DLS2之间的距离不相同，像素电极PE与位于两侧的数据线组DLS1第一数据线DL1以及第二数据线DL2以及数据线组DLS2第三数据线DL3以及第四数据线DL4的耦合电容可以相互抵销，而达到降低垂直串音现象的目的。0035值得一提的是，在上述图2A的实施例中，第二数据线DL2的线段206B是位于第一数据线DL1的上方且跨越第一数据线DL1，第四数据线DL4的线段216B是位于第三数据线DL3的上方且跨越第三数据线DL3，但，本发。
28、明不限于此。根据其他实施例，第二数据线DL2的线段206B也可以是位于第一数据线DL1的下方且越过第一数据线DL1，第四数据线DL4说明书CN101997008ACN101997013A5/9页8的线段216B是位于第三数据线DL3的下方且越过第三数据线DL3。0036图3是根据本发明一实施例的像素阵列的局部俯视示意图。图3的实施例与图2A相似，因此在此与图2A相同的元件以相同的符号表示，且不再重复赘述。图3的实施例与图2A的实施例不同之处在于第二数据线DL2的线段206B不仅位于交错区204中且更延伸至交错区204之外。同样地，第四数据线DL4的线段216B不仅位于交错区214中且更延伸至交。
29、错区214之外。换言之，在图3的实施例中，第一数据线DL1与第二数据线DL2的线段206A，206C属于同一膜层/层别，而第二数据线DL2的线段206B则是属于另一膜层/层别，其可以是位于线段206A，206C与第一数据线DL1之上的膜层或是之下的膜层。类似地，第三数据线DL3与第四数据线DL4的线段216A，216C属于同一膜层/层别，而第四数据线DL4的线段216B则是属于另一膜层/层别，其可以是位于线段216A，216C与第三数据线DL3之上的膜层或是之下的膜层。0037在上述图2A以及图3的实施例中，每一数据线组DLS1、DLS2之中仅设计有一个交错区。但，本发明不限于此，根据其他实施。
30、例，数据线组DLS1、DLS2之中可以设计有多个交错区，详述说明如下。0038图4是根据本发明一实施例的像素阵列的局部俯视示意图。图4的实施例与图3相似，因此在此与图3相同的元件以相同的符号表示，且不再重复赘述。图4的实施例与图3的实施例不同之处在于第一数据线DL1与第二数据线DL2之间具有两个交错区204，208，且第三数据线DL3以及第四数据线DL4之间具有两个交错区214，218。0039图5是根据本发明一实施例的像素阵列的局部俯视示意图。图5的实施例与图3相似，因此在此与图3相同的元件以相同的符号表示，且不再重复赘述。图5的实施例与图3的实施例不同之处在于第一数据线DL1与第二数据线D。
31、L2之间具有更多交错区204，208，210，且第三数据线DL3以及第四数据线DL4之间具有更多交错区214，218，220。0040在上述图2A至图5的实施例中，各数据线组之中的其中一条数据线为完整信号线且另一条数据线是由多个线段所构成。但，本发明不限于此。根据本发明的另一实施例，数据线组中的两条数据都是由多个线段所构成，如下所述。0041图6是根据本发明一实施例的像素阵列的局部俯视示意图。图6的实施例与图3相似，因此在此与图3相同的元件以相同的符号表示，且不再重复赘述。图6的实施例与图3的实施例不同之处在于第一数据线DL1包括多个线段250A，250B，250C，且第二数据线DL2包括多个。
32、线段206A，206B，206C。特别是，位于交错区204中的第二数据线DL2的线段206B的层别与位于交错区204中的第一数据线DL1之线段250B的层别是不同的。更详细来说，第一数据线DL1的线段250A，250C与第二数据线DL2的线段206A，206C是属于同一膜层/层别。第二数据线DL2的线段206B是位于第一数据线DL1的线段250B上方且跨过第一数据线DL1的线段250B。当然，在其他实施例中，也可以是第二数据线DL2的线段206B是位于第一数据线DL1的线段250B下方且越过第一数据线DL1的线段250B。类似地，第一数据线DL1的线段250A，250B，250C之间可以直接电。
33、性连接或者是通过接触窗而电性连接。第二数据线DL2的线段206A，206B，206C之间可以直接电性连接或者是通过接触窗而电性连接。0042同样地，在图6的实施例中，第三数据线DL3包括多个线段260A，260B，260C，第四数据线DL4包括多个线段216A，216B，216C。特别是，位于交错区214中的第四数据线DL4说明书CN101997008ACN101997013A6/9页9的线段216B的层别与位于交错区214中的第三数据线DL3的线段260B的层别是不同的。更详细来说，第三数据线DL3的线段260A，260C与第四数据线DL4的线段216A，216C是属于同一膜层/层别。第四数。
34、据线DL4的线段216B是位于第三数据线DL3的线段260B上方且跨过第三数据线DL3的线段260B。当然，在其他实施例中，也可以是第四数据线DL4的线段216B是位于第三数据线DL3的线段260B下方且越过第三数据线DL3的线段260B。类似地，第三数据线DL3的线段260A，260B，260C之间可以直接电性连接或者是通过接触窗而电性连接。第四数据线DL4的线段216A，216B，216C之间可以直接电性连接或者是透过接触窗而电性连接。0043图7是根据本发明一实施例的像素阵列的局部俯视示意图。图7的实施例与图2A相似，因此在此与图2A相同的元件以相同的符号表示，且不再重复赘述。0044请。
35、参照图7且同时参照图1，本实施例的像素结构包括基板100、扫描线SL、第一数据线组DLS1、第二数据线组DLS2、第一主动元件T1、第二主动元件T2、第一像素电极PE1以及第二像素电极PE2。0045基板100具有显示区102及位于显示区102旁的周边区104，显示区102包含至少一个像素区U，且每一个像素区U具有第一子像素区P1以及第二子像素区P2。0046扫描线SL设置于基板100上。在本实施例中，扫描线SL是位于像素区U的中间。也就是，扫描线SL是位于第一子像素区P1以及第二子像素区P2之间。0047第一数据线组DLS1设置于基板100上且仅位于像素区U的其中一侧边。更详细来说，第一数据。
36、线组DLS1是位于第一子像素区P1以及第二子像素区P2的左侧边。此外，第一数据线组DLS1与扫描线SL交错之处为第一交错区202。上述的第一数据线组DLS1包括第一数据线DL1以及第二数据线DL2且两者相互交错形成第二交错区204，208，且第一数据线DL1以及第二数据线DL2相互电性绝缘。0048在本实施例中，第一数据线DL1为一完整信号线，且第二数据线DL2是由多个线段206A，206B，206C，206D，206E所构成。特别是，位于第二交错区204，208中的第二数据线DL2的线段206B，206D的层别与位于第二交错区204，208中的第一数据线DL1的层别是不同的。在本实施例中，第。
37、一数据线DL1与第二数据线DL2的线段206A，206C，206E是属于同一膜层。而第二数据线DL2的线段206B，206D是位于第一数据线DL1的上方且跨越第一数据线DL1，且线段206B，206D可以是金属材料或其他导电材料例如合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或其它合适的材料、或是金属材料与其它导电材料的堆迭层。此外，第二数据线DL2的线段206B，206D与第一数据线DL1之间夹有绝缘层，以使第一数据线DL1以及第二数据线DL2相互电性绝缘。另外，第二数据线DL2的多个线段206A，206B，206C，206D，206E之间可以直接电性连接，或者是透过接触窗。
38、而电性连接。0049第二数据线组DLS2设置于基板100上且仅位于像素区U的另一侧边。更详细来说，第二数据线组DLS2是位于第一子像素区P1以及第二子像素区P2的右侧边。此外，第二数据线组DLS2与扫描线SL交错之处为第三交错区212。第二数据线组DLS2包括第三数据线DL3以及第四数据线DL4且两者相互交错形成第四交错区214，218，且第三数据线DL3以及第四数据线DL4相互电性绝缘。0050在本实施例中，第三数据线DL3为一完整信号线，且第四数据线DL4是由多个线段说明书CN101997008ACN101997013A7/9页10216A，216B，216C，216D，216E所构成。特。
39、别是，位于第四交错区214中的第四数据线DL4的线段216B，216D的层别与位于第四交错区214中的第三数据线DL3的层别是不同的。在本实施例中，第三数据线DL3与第四数据线DL4的线段216A，216C，216E是属于同一膜层。而第四数据线DL4的线段216B，216D是位于第三数据线DL3的上方且跨越第三数据线DL3。同样地，第四数据线DL4的线段216B，216D与第三数据线DL3之间夹有绝缘层，以使第三数据线DL3以及第四数据线DL4相互电性绝缘。另外，在第四数据线DL4的所述多个线段216A，216B，216C，216D，216E之间可以直接电性连接，或者是通过接触窗而电性连接。0。
40、051第一主动元件T1与扫描线SL电性连接且与第一数据线组DLS1中的第一数据线DL1或第二数据线DL2电性连接，本实施例是第一主动元件T1与第一数据线DL1为例。第二主动元件T2与扫描线SL电性连接且与第二数据线组DLS2中的第三数据线DL3或第四数据线DL4电性，本实施例是第二主动元件T2与第四数据线DL4为例。第一主动元件T1以及第二主动元件T2可以是底部栅极型薄膜晶体管或是顶部栅极型薄膜晶体管，其分别包括栅极、源极以及漏极。第一主动元件T1的栅极与扫描线SL电性连接且源极与第一数据线DL1电性连接。第二主动元件T2的栅极与扫描线SL电性连接且源极与第四数据线DL4电性连接。0052第一。
41、像素电极PE1位于第一子像素区P1内且与第一主动元件T1电性连接。第二像素电极PE2位于第二子像素区P2内且与第二主动元件T2电性连接。第一像素电极PE1与第二像素电极PE2可以是透明像素电极、反射像素电极或是半穿透半反射式像素电极。根据一实施例，第一像素电极PE1与第二像素电极PE2分别是通过接触窗未绘示而与第一主动元件T1的漏极以及第二主动元件T2的漏极电性连接。0053在本实施例中，第一数据线DL1以及第二数据线DL2的极性不相同。第三数据线DL3以及第四数据线DL4的极性不相同。更详细而言，当于操作/驱动上述的像素结构时，在同一时区TIMEPERIOD内，第一数据线DL1上的信号是负极。
42、性且第二数据线DL2是正极性，或者是，第一数据线DL1上的信号是正极性且第二数据线DL2是负极性。另外，第三数据线DL3上的信号是负极性且第四数据线DL4是正极性，或者是，第三数据线DL3上的信号是正极性且第四数据线DL4是负极性。上述的第一数据线DL1、第二数据线DL2、第三数据线DL3以及第四数据线DL4的极性是相对于显示面板中的共用电压VCOM而言。0054在上述实施例中，在像素区U第一子像素区P1以及第二子像素区P2的一侧是设置第一数据线组DLS1第一数据线DL1以及第二数据线DL2，且在像素区U第一子像素区P1以及第二子像素区P2的另一侧是设置第二数据线组DLS2第三数据线DL3以及。
43、第四数据线DL4。由于第一数据线DL1以及第二数据线DL2的极性不相同，且第三数据线DL3以及第四数据线DL4的极性不相同。因此，即使上述的像素结构因工艺偏移而导致像素电极PE1，PE2与两侧边的数据线组DLS1，DLS2之间的距离不相同，像素电极PE1，PE2与位于两侧的数据线组DLS1第一数据线DL1以及第二数据线DL2以及数据线组DLS2第三数据线DL3以及第四数据线DL4的耦合电容可以相互抵销，而达到降低垂直串音现象的目的。0055图8是根据本发明一实施例的像素阵列的局部俯视示意图。图8的实施例与图7相似，因此在此与图7相同的元件以相同的符号表示，且不再重复赘述。图8的实施例与图说明书。
44、CN101997008ACN101997013A8/9页117的实施例不同之处在于第一数据线DL1包括多个线段250A，250B，250C，第二数据线DL2包括多个线段206A，206B，206C。特别是，位于交错区204中的第二数据线DL2的线段206B的层别与位于交错区204中的第一数据线DL1的线段250B的层别是不同的。更详细来说，第一数据线DL1的线段250A，250C与第二数据线DL2的线段206A，206C是属于同一膜层/层别。第二数据线DL2的线段206B位于第一数据线DL1的线段250B上方且跨过第一数据线DL1的线段250B。当然，在其他实施例中，也可以是第二数据线DL2的。
45、线段206B位于第一数据线DL1的线段250B下方且越过第一数据线DL1的线段250B。类似地，第一数据线DL1的线段250A，250B，250C之间可以直接电性连接或者是通过接触窗而电性连接。第二数据线DL2的线段206A，206B，206C之间可以直接电性连接或者是通过接触窗而电性连接。0056类似地，第三数据线DL3包括多个线段260A，260B，260C，第四数据线DL4包括多个线段216A，216B，216C。特别是，位于交错区214中的第四数据线DL4的线段216B的层别与位于交错区214中的第三数据线DL3的线段260B的层别是不同的。更详细来说，第三数据线DL3的线段260A，。
46、260C与第四数据线DL4的线段216A，216C是属于同一膜层/层别。第四数据线DL4的线段216B位于第三数据线DL3的线段260B上方且跨过第三数据线DL3的线段260B。当然，在其他实施例中，也可以是第四数据线DL4的线段216B位于第三数据线DL3的线段260B下方且越过第三数据线DL3的线段260B。类似地，第三数据线DL3的线段260A，260B，260C之间可以直接电性连接或者是通过接触窗而电性连接。第四数据线DL4的线段216A，216B，216C之间可以直接电性连接或者是通过接触窗而电性连接。0057图9是根据本发明一实施例的像素阵列的局部俯视示意图。图9的实施例与图7相似。
47、，因此在此与图7相同的元件以相同的符号表示，且不再重复赘述。图9的实施例与图7的实施例不同之处在于扫描线SL是位于像素区U的一侧边，也就是扫描线SL是位于第一子像素区P1以及第二子像素区P2的一侧边，图9的实施例是以扫描线SL是位于第一子像素区P1以及第二子像素区P2的底部为例。另外，在第一子像素区P1以及第二子像素区P2之间具有空隙。也就是，在第一子像素区P1以及第二子像素区P2之间并未设置有数据线或者是其它与数据线实质上平行的导电线路。较佳地，在空隙下方，并未设置有数据线或者是其它与数据线实质上平行的导电线路。在其它实施例中，为了能够增加电容量或遮光效果，在第一子像素区P1以及第二子像素区。
48、P2之间可能有共同电压线COMMONLINE或浮动电极FLOATINGELECTRODE。0058在图9的实施例中，第一数据线组DLS1设置于基板100上且位于像素区U的其中一侧边。第二数据线组DLS2设置于基板100上且位于像素区U的另一侧边。更详细来说，第一数据线组DLS1是位于第一子像素区P1的左侧边。第二数据线组DLS2是位于第二子像素区P2的右侧边。0059此外，第一数据线组DLS1与扫描线SL交错之处为第一交错区202。第二数据线组DLS2与扫描线SL交错之处为第三交错区212。上述的第一数据线组DLS1包括第一数据线DL1以及第二数据线DL2且两者相互交错形成第二交错区204，2。
49、08，且第一数据线DL1以及第二数据线DL2相互电性绝缘。第二数据线组DLS2包括第三数据线DL3以及第四数据线DL4且两者相互交错形成第四交错区214，218，且第三数据线DL3以及第四数据线DL4相互电性绝缘。另外，第一数据线DL1为一完整信号线，且第二数据线DL2是由多个线段206A，206B，206C，206D，206E所构成。特别是，位于第二交错区204，208中的第二数据线DL2的说明书CN101997008ACN101997013A9/9页12线段206B，206D的层别与位于第二交错区204，208中的第一数据线DL1的层别是不同的。再者，第三数据线DL3为一完整信号线，且第四数据线DL4是由多个线段216A，216B，216C，216D，216E所构成。特别是，位于第四交错区214中的第四数据线DL4的线段216B，216D的层别与位于第四交错区214中的第三数据线DL3的层别是不同的。0060图10是根据本发明一实施例的像素阵列的局部俯视示意图。图10的实施例与图9相似，因此在此与图9相同的元件以相同的符号表示，且不再重复赘述。图10的实施例与图9的实施例不同之处在于第一数据线DL1包括多个线段250A，250B，250C，第二数据线DL2包括多个线段206A，206B，206C。特别是，位于交错区204中的第二数据线DL2的线段206B的层别。